SU684739A1 - Дешифратор - Google Patents

Description

Изобретение относитс  к области автоматики и телемеханики и может быть использовано дл 1 преобразовани  двоичной записи переданного сообщени  в команду. Известны, дешифраторы кодовых интервалов времени, содержащие генератор, блок управлени  и преобразовательный блок 1 . Недостатком этих дешифраторов  вл етс  HHa ка  помехоустойчивость. Кроме того, известны дешифраторы, содержащие источник сообщений, задающий генератор, блок управлени  и дискретную линию задержки, выполненную на базе счетчика импульсов и делител  частоты и соединенную с выходной матрн цей 2. Недостатками зтих устройств  вл ютс  низка  помехоустойчивость, вызванна  сбо ми триггеров Н помехами, действующими в цеп х питани  и шинах заземлени , а также невозможность работы деигафратора, при декодировании сигналов, кодовые интервалы которых составл ют разные временные базы. Цель изобретени  - повышение помехоустойчивости и расширение функциональных возможностей дешнфратора. Данна  цель достигаетс  тем, что в дешифратор , содержащий блок управлени  и задающий генератор, выход которого через соединенные  оследовательно делитель частоты и счетчик подключен к первым входам выходной матриии, вторые входы которой соединены с входной шиной , введены элемент И-НЕ, одновибратор, инверторы , триггеры и резистивные делители, причем выход блока управлени  через соединенные последовательно первые резистивный делитель, инвертор и триггер, подключены ко входу злемента И-НЕ, другой вход которого через второй триггер соединен с другим йыходом счетчика, а выход элемента И-НЕ, подключен к третьим входам ВЫХОШ10Й матрицы, при этом входна  щииа через второй инвертор и одновнбратор соединена с другикш входами делител  частоты, счетчика и второго триггера, кроме того другой вход первого триггера через второй резистивкый делитель подключен к шине питани . 3684 На чертеже представлена блок-схема деит фратора , где триггер 1 устанавливаетс  в зада1{ное состо ние с помощью резистивкого делител  2. Едиюетный выход rpinrepa 1 сое динек со входом элемента И-НЕ 3, выход которого со входами разрешени  выходной матрицы 4. Единичный вход т ип-ера 1 через включенные последовательно liHBeptop 5 и резистивный делитель б соединен с блоком управлени  7. Входна  ишна 8 через инвертор 9 и одновибратор 10 подаслютена ко входак делител  частоты 11, счетчика 12 и триггера 13 переполнени . Вход делител  11 подключен к выходу задающего генератора 14. Деихифратор работает в двух режимах. В режиме декодировагш  сообщений, кодова  база которых ми1шмальна, с блока уираалени  7 на резистианый детггель 2 подаетс  низкий (кулевой ) зфовень напр жени , что вызьшает по1тле ние высокого уровн  напр жени  на входе трнггера 1, который устш1авливаетс  в полойдание, характеризуемое лопиескнм нулем ш едмпршом выходе. При этом на -paspemaroiisie вход  выходной матриць 4 действз т уровень, соответствующий логической ед1пшце, и одновременно первый импульс через инвертор 9 запускает одновибратор 10, с единичного выхода которого подаетс  импульс, длителыюстыо больше максимальной ба зы используемых кодов, разрешающий работу целител  частоты И, счетчзжа 12 и триггера 13 переполнени , которые нащщают заполн тьс  импульсаквй задающего генератора 14. Расшифровка пршгамаемых сигналов происходит в течение всего време ш запопнени  счетчика 12, после переполнени  которого происходит опрокидьшание триггера 13, однако изменение режима работы дешифратора не происходит из-за логаческого нуп , действующего на входе элемен та И-НЕ 3. После окончани  работы одновибратора 10 на входы делител  частоты 11, счетчика 12 и триггера 13, снова подаетс  уровень напр жени , запрещающий работу этих устройств, а угзьержнвает с  вплоть до прихода следующего видеоимпульса . Запрещение работы этих устройств в шггервале времени ожидани  сигаалов уменьшает веро т ность сбоев триггеров от различных возмущающих факторов, увеличивает достоверность декодировани  каждого сообщени , уменышет временную ощибку, обусловленную несиихронностьш

импульсов сигнала с импульсами задающего генератора , так как от сбоев триггеров допожштельвого двоичного делител  частоты возможны флуктуации периода колебаний, действующих на входе счетчика 12.

В режиме декодировани  сообщений с 6o;ibщей кодовой базой дещифратор работает следующим образом.

Claims (2)

1. ширешш футсвдональных возможностей, введены элемент И-НЕ, одновибратор, инверторы, триггеры и резистивные делители, nptweM выход бло« ка управлени  через соединенные последователь.но первые резистивный делитель, инвертор и триггер, подключен ко входу элемента И-НЕ, другой вход которого через второй триггер соелинен с другим выходом счетчика, а выход элеКоманда на изменение режима работы деифратора в виде положительного перепада нар жени  поступает на едгашчный вход триггера 1 через последовательно включенные резистивный елитель 6 и инвертор 5. При этом триггер 1 опрокидываетс  и на его едашичном выходе устанавливаетс  уровень логической единицы. Так как второй вход элемента Й-ИЕ 3 соединен с нулевым выходом триггера 13, то на соответствующих входах выходаой матрицы 4 действует низкий, запрещающий уровгень напр жени , который продолжает удерживатьс  и после выдачи одновибратором Ш разрешени  на работу делител  частоты 11, счетчика 12 и триггера 13 вплоть до момента переполнени  счетчика 12. Таким образом, в течение всего первого цикла заполнени  счетчика 12 дешифратор не декодирует тринимаемые сигнальь После первого переполнени  счетчика 12 опрокидываетс  триггер 13. На входе элемента И-НЕ 3 уровень напр жешт  по1шжаетс  до логического нул . С этого момента счетчик 12 заполн етс  импульсамивторишо. В течение времеш5 , равного ползшериоду колебаний триггеров 13, на выходе элемента И-НЕ 3 действует уровень напр жени , еоошаегсшузощий логической единице. В течение этого времени дешифратор декодирует сигналы, кодовые интервалы которых coci-аБл юг велйздаху: г Tf, -f пТ, где Гр - кодовый интервал сигнала, декрдировавшнйс  дешифратором до поступлени  команды с блока управле ш  7; п - количество импульсов, отсчитанное счетчиком 16 за цикл его работы; Т - период колебаний, действующее на входе счетчика 12. Таким офазом, по команде с блока управлешш 7 можно декодировать сигналы, имеющие време1п ые базы кодов. Формула изобретени  Дешифратор, содержащий блок управлени  и задающий генератор, выход которого через соединенные последовательно делитель частоты и (нетчик, подключен к первым входам выходной матрищ, вторьш входы которой соединены с входной шиной, отличающийс  тем, что, с целью повышени  помехоустойчивости и рас56847396

   мента И-НЕ, подключен к третьим входам вы-Источники информации, прин тые во внимэ

   ходной матрицы, при этом входна  шина черезние при экспертизе

   второй инвертор и одновибратор соединена с-1. Авторское свидетельство СССР V 365039,

   другими входалж делител / частоты, счетчика и

   второго триггера, кроме того другой вход первого .триггера через второй резнстивный делитель подключен к шине питашш.

   кл. Н 03 13/24, 04.06.70.
2. 2. Глобус И. А. Двоичное кодирование в синхронных системах - Изд. Св зь, М., 1972, с. 75.