SU754673A1 - Дешифратор 1 - Google Patents
Дешифратор 1 Download PDFInfo
- Publication number
- SU754673A1 SU754673A1 SU782601519A SU2601519A SU754673A1 SU 754673 A1 SU754673 A1 SU 754673A1 SU 782601519 A SU782601519 A SU 782601519A SU 2601519 A SU2601519 A SU 2601519A SU 754673 A1 SU754673 A1 SU 754673A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- additional
- nand
- inputs
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
Изобретение относится к автоматике и телемеханике.
Известны дешифраторы, содержащие выходную матрицу на элементах И-НЕ, блок управления и линию задержки на Ю-звеньях [ΐ] .
К недостаткам известных дешифраторов относятся узкие функциональные возможности, так как они не могут декодировать информацию, передаваемую другим кодом [2,1
Наиболее близким к изобретению техническим решением является дешифратор, содержащий выходную матрицу на элементах И-НЕ, выходы которых соединены с выходными шинами, а первые входы объединены и подключены ко входной шине, а также блок управления и линию задержки на Юзвеньях, выход которой через резистор соединен с общей шиной. К недостаткам известного устройства относятся узкие функциональные возможности.
Цель изобретения - расширение функциональных.возможностей дешифратора .
Указанная цель достигается за •счет того, что в дешифратор, содер2
жащий выходную матрицу на элементах И-НЕ, выходы которых соединены с выходными шинами, а первые входы объединены и подключены ко входной шине, а также блок управления и линию задержки на Ю-звеньях, выход которой через резистор соединен с общей шиной, введены формирователь,
, три дополнительных элемента И-НЕ,·
'и элемент НЕ и элемент И-НЕ со свободным коллектором, а также согласующие элементы, вход'каждого из которых соединен с соответствующим промежуточным выводом линии задерж15 ки на Ю-звеньях, а выход подключен ко второму входу соответствующего элемента И-НЕ выходной матрицы, один из входов первого дополнительного элемента И-НЕ соединен со входной шиной и через элемент НЕ с одним из входов второго дополнительного элемента И-НЕ, другой вход которого подключен к первому выходу блока управления и че25 рез элемент И-НЕ со свободным коллектором к выходу линии задержки на Ю-звеньях, вход которого соединен с выходом формирователя, вход которого подключен к выходу третье30 го дополнительного элемента И-НЕг
3
754673
4
входы которого соединены с выходами первого и второго дополнительных элементов И-НЕ, причем другой вход первого дополнительного элемента И-НЕ подключен ко второму выходу блока управления. 1
Функциональная схема дешифратора представлена на чертеже.
Дешифратор содержит выходную матрицу 1 на элементах И-НЕ 2, выходы которых соединены с выходными шинами 3, а первые входы объединены и подключены ко входной шине 4, согласующие элементы 5, вход каждого из которых соединен с соответствующим промежуточным выводом линии задержки 6 на ЬС-звеньях, а выход подключен 15 ко второму входу соответствующего элемента И-НЕ 2 выходной матрицы 1, первый дополнительный элемент И-НЕ 7, один из входов которого соединен со входной шиной 4 и через элемент НЕ 8 20
с одним из входов второго дополнительного элемента И-НЕ 9, другой вход которого подключен к первому выходу блока 10 управления и через элемент И-НЕ 11 со свободным коллектором - к 25 выходу линии задержки 6 на 1_С-звеньях, вход которого через формирователь 12 соединен с выходом третьего дополнительного элемента И-НЕ 13, входы которого соединены с выходами первого и второго дополнительных элементов И-НЕ 7 и 9. Другой вход первого дополнительного элемента И-НЕ 7 подключен ко второму выходу блока 10 управления, а выход линии задержки 6 на ЕС - звеньях через резистор 14 подклю-·5-’ чей к общей шине 15.
Функционирование дешифратора осуществляется следующим образом.
В режиме декодирования информации, 40 кодовая база которых минимальна, с блока управления 10 на входы элементов И-НЕ 7 и 9 подаются соответственно единичный и нулевой логические уровни. При этом выходной транзистор 45 элемента И-НЕ 11 со свободным коллектором находится в режиме отсечки, вследствие чего элемент И-НЕ 11 на работу дешифратора не оказывает никакого влияния. Линия задержки 6 нагружена на резистор 14, сопротивление которого равно волновому. Кодовые группы через элементы И-НЕ 7 и 13 и формирователь 12 поступают на линию задержки 6, ас промежуточных выводов этой линии через согласующие элементы 5-на -3^ входы соответствующих элементов И-НЕ 2 выходной матрицы 1. Расшифровка кодовых групп происходит обычным образом, т.е. дешифратор пропускает только те группы импульсов, для которых 60 временные интервалы равны заданным.
В режиме декодирования информации с большей кодовой базой дешифратор работает следующим образом. 65
Команда на изменение режима работы дешифратора в виде логического ну левого уровня на первом выходе блока 10 управления запрещает прохождение кодовых групп через элемент И-НЕ 7. В этом случае кодовые группы поступают на вход линии задержки 6 по цепи, элемент НЕ 8, элементы И-НЕ 9 и 13 формирователь 12, так как на втором выходе блока 10 управления имеет единичный логический уровень. Выход линии задержки 6 при этом закорочен переходом коллектор-эмиттер насыщенного выходного транзистора элемента И-НЕ 11: Импульсы кодовых групп, пройдя линию задержку 6 и отразившись от короткозамкнутого конца изменяют свою фазу и через согласующие элементы 5 поступают на входы соответствующих элементов И-НЕ 2 выходной матрицы 1, где происходит сравнение импульсов незадержанной группы с импульсами, задержанными на заданные интервалы времени. Величина напряжения источника питания формирователя 12 выбирается из условия компенсации уменьшения амплитуды отраженных от короткозамкнутого конца линии задержки 6 импульсов.
Claims (1)
- Формула изобретенияДешифратор, содержащий выходную матрицу на элементах И-НЕ, выходы ко торых соединены с выходными шинами, а первые входы объединены и подключены ко входной шине, а также блок управления и линию задержки на Ι-С-звеньях, выход которой через резистор соединен с общей шиной, о тличающийся тем, что, с целью расширения функциональных возможностей, в него введены формирователь, три дополнительных элемента И-НЕ,элемент НЕ и элемент И-НЕ со свободным коллектором, а также согласующие элементы, вход каждого из которых соединен с соответствующим промежуточным выводом линии задержки на ЬС-звеньях, а выход подключен ко второму входу соответствующего элемента И-НЕ выходной матрицы, один из входов первого дополнительного элемента И-НЕ соединен со входной, шиной и через элемент НЕ с одним из входов второго дополнительного элемента И-НЕ, другой вход которого подключен к первому выходу блока управления и через элемент И-НЕ со свободным коллектором к выходу линии задержки на ЬС-звеньях, вход которого соединен с выходом формирователя, вход которого подключен к выходу третьего дополнительного элемента И-НЕ, входы которого соединены с выходами первого и второго дополнительных элементов И-НЕ, причем другой вход пер/чь авого дополнительного элемента И-НЕ подключен ко второму выходу блока управления.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782601519A SU754673A1 (ru) | 1978-04-07 | 1978-04-07 | Дешифратор 1 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782601519A SU754673A1 (ru) | 1978-04-07 | 1978-04-07 | Дешифратор 1 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU754673A1 true SU754673A1 (ru) | 1980-08-07 |
Family
ID=20758401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782601519A SU754673A1 (ru) | 1978-04-07 | 1978-04-07 | Дешифратор 1 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU754673A1 (ru) |
-
1978
- 1978-04-07 SU SU782601519A patent/SU754673A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880700548A (ko) | Ttl대 cmos입력버퍼 | |
SU754673A1 (ru) | Дешифратор 1 | |
SU758122A1 (ru) | Устройство для ввода информации | |
SU851745A1 (ru) | Многофазный мультивибратор | |
KR890006045Y1 (ko) | 3상 입력모드 검출장치 | |
SU797067A1 (ru) | Шифратор | |
SU1411940A2 (ru) | Формирователь пр моугольных импульсов | |
SU1185337A1 (ru) | Устройство для фиксации ~ сигналов неисправности | |
SU684739A1 (ru) | Дешифратор | |
SU585603A1 (ru) | Распределитель импульсов | |
SU748870A1 (ru) | Дешифратор | |
SU702517A1 (ru) | Дешифратор | |
SU1081776A1 (ru) | Устройство дл определени знака разности фаз | |
SU1221720A1 (ru) | Формирователь импульсов | |
SU1160541A1 (ru) | Логический элемент ЭСЛ типа | |
SU834857A2 (ru) | Генератор тока пилообразной формы | |
SU1152086A1 (ru) | Логическа схема ЭСЛ типа | |
SU1385271A1 (ru) | Счетный триггер | |
SU1215170A1 (ru) | Устройство фазово-импульсной модул ции | |
SU374719A1 (ru) | Генератор импульсов | |
SU1465966A1 (ru) | Формирователь импульсов | |
SU1363432A1 (ru) | Частотно-фазовый дискриминатор | |
SU1635201A1 (ru) | Устройство дл выбора медианного сигнала | |
SU855997A1 (ru) | Устройство декодировани | |
SU726523A1 (ru) | Устройство дл ввода информации |