SU299845A1 - Устройство для умножения - Google Patents

Устройство для умножения

Info

Publication number
SU299845A1
SU299845A1 SU1401272A SU1401272A SU299845A1 SU 299845 A1 SU299845 A1 SU 299845A1 SU 1401272 A SU1401272 A SU 1401272A SU 1401272 A SU1401272 A SU 1401272A SU 299845 A1 SU299845 A1 SU 299845A1
Authority
SU
USSR - Soviet Union
Prior art keywords
cycle
logical element
bits
registers
register
Prior art date
Application number
SU1401272A
Other languages
English (en)
Inventor
Н. А. Танцюра В. Г. Прибыш Г. Е. Дроменко Ю. С. Павленко
государственный университет Т. Г. Шевченко Киевский
Publication of SU299845A1 publication Critical patent/SU299845A1/ru

Links

Description

Изобретение относитс  к области вычислительной техники и может быть использовано в электронных вычислительных машинах.
Известны арифметические устройства дл  выполнени  операции умножени , содержащие три регистра и сумматор. Результат операции формируетс  только после сложени  всех произведений .
Цель изобретени  - упрощение устройства.
Это достигаетс  применением двух динамических регистров, из которых один сдвиговый. Выходы регистров соединены через логический элемент «И со входом счетчика переносов.
Длина динамических регистров устройства соответствует длине, необходимой дл  хранени  удвоенного числа разр дов двоичного числа , в одном регистре множимое располагаетс  младшими разр дами вперед, а в другом - множитель старшими разр дами вперед. Такое расположение чисел дает возможность за каждый цикл определ ть цифру соответствующего двоичного разр да произведени , начина  с младшего.
На фиг. 1 показана схема устройства; на фиг. 2 - диаграмма перемещени  содержимого динамических регистров, где а - взаимное расположение сомножителей при циркул ции; б - взаимное расположение сомножителей в 1-м цикле операции умножени ; в - взаимное расположение сомножителей во 2-м цикле операции умножени ; г - взаимное расположение сомножителей в и-м цикле операции умножени .
Выходы динамических регистров / и 2 поступают на свои же входы и на логический элемент «И 3, управл емый признаком 4 умножени  из устройства 5 управлени . На логический элемент «И 3 кроме указанных выходов поступают тактирующие импульсы 6.
Выход логического элемента «И 3 соединен со счетчиком 7 переносов, который управл етс  сигналом 8 сдвига, вырабатываемым в устройстве 5 .управлени . Младший разр д счетчика переносов соединен с логическим элементом «И 9, на второй вход которого подключен признак 10 выдачи результата из устройства 5 управлени . На входы динамических регистров / и 2 заведены шины 11 ввода двоичного числа. На выходе логического элемента «И 9 фомируетс  последовательный код произведени .
Последовательное определение цифр разр дов произведени  осуществл етс  следующим образом:
ft Cn aiKbh-i,
п - номер разр да произведени  и номер
цикла, ,
иг - цифра t-ro разр да множител  в двоично-дес тичном коде, расположенного в регистре 1 младшими разр дами вперед,
bk-i - цифра (k-i)-ro разр да множимого в двоично-дес тичном коде, расположенного в регистре 2 старшими разр дами вперед.
Числа в двоичной системе счислени  поступают на входы динамических регистров 1   2 и циркулируют в них. С поступлением признака 4 умножени  содержимое динамических регистров / и 2 поступает на логический элемент «PI 3. В первом такте первого цикла выполнени  операции умножени  старший разр д числа, хран шегос  в динамическом регистре 2 старшими разр дами вперед, поступает на логический элемент «И 3. Младший разр д числа, движущегос  в регистре / младшими разр дами вперед, поступает на элемент «И 3 только в следующем такте, после поступлени  самого младшего разр да из регистра 2.
За счет сдвига содержимого в динамическом регистре / в следующем цикле выполнени  операции умножени  в одном и том же такте
на логический элемент «И 5 поступают разр ды GO и bo из динамических регистров 1 и 2 соответственно.
В п-м цикле на логический элемент «И 3 соответственно попарно поступают: ао и bk, ai и bh-i и так далее до Cj и &оЕсли оба поступивших на логический элемент «И 3 разр да представл ют собой единицы , то на выходе этого логического элемента возникает перенос, который заноситс  в счетчик 7 переносов. При других вариантах значений поступающих разр дов переноса не возникает.
В конце каждого цикла содержимое счетчика переносов сдвигаетс  на один разр д в сторону младших разр дов, и состо ние младшего разр да возникает на выходе логического элемента «И 9, управл емого признаком 10 выдачи результата из устройства 5 управлени , как разр д произведени .
Предмет изобретени 
Устройство дл  умножени , содержащее динамические регистры и счетчик переносов, отличающеес  тем, что, с целью упрощени  устройства , выходы динамических регистров соединены через логический элемент «И со входом счетчика переносов.
ffff Of 02 ё
SU1401272A Устройство для умножения SU299845A1 (ru)

Publications (1)

Publication Number Publication Date
SU299845A1 true SU299845A1 (ru)

Family

ID=

Similar Documents

Publication Publication Date Title
US3878985A (en) Serial-parallel multiplier using booth{3 s algorithm with combined carry-borrow feature
US4769780A (en) High speed multiplier
US3641331A (en) Apparatus for performing arithmetic operations on numbers using a multiple generating and storage technique
SU299845A1 (ru) Устройство для умножения
US3229080A (en) Digital computing systems
SU357561A1 (ru) Устройство для умножения
SU903866A1 (ru) Конвейерное множительное устройство
US3469086A (en) Majority logic multiplier circuit
SU734669A1 (ru) Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные
RU2386998C1 (ru) Способ и устройство умножения двоично-десятичных кодов
SU1080136A1 (ru) Устройство дл умножени
SU1536374A1 (ru) Устройство дл умножени чисел
SU1517026A1 (ru) Устройство дл делени
SU648979A1 (ru) Арифметико-логическое устройство
SU1363186A1 (ru) Арифметическое устройство
SU662938A1 (ru) Устройство дл делени
SU273520A1 (ru) Бкблйотек.д
SU1718215A1 (ru) Устройство дл выполнени векторно-скал рных операций над действительными числами
SU991414A1 (ru) Устройство дл умножени
SU664171A1 (ru) Арифметическое устройство
SU1119008A1 (ru) Устройство дл умножени двоичных чисел в дополнительных кодах
SU734683A1 (ru) Устройство дл умножени п-разр дных чисел
SU805307A1 (ru) Множительно-сдвиговое устройство
SU669353A1 (ru) Арифметическое устройство
SU220632A1 (ru) Устройство умнож1ения