SU1730624A1 - Устройство дл делени чисел на константу 2 @ + 1 - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и позвол ет вычисл ть частное Хот делени  на константу (21+1) на комбинационной схеме, т.е. за один такт. Целью изобретени   вл етс  повышение быстродействи . Устройство содержит элементы НЕ 2.1 и первый сумматор 1.1. домножающие делимое А на величину , а также последующие сумматоры 1.2-1.г, домножающие полученный результат на р д величин (2+1), (2+1) и т.д., так что 1-й сумматор группы домножает на величину 2 I - Н (2 устройства результат А(2 + 1)...(2 I) и это определ ет на выходе результат А(2Ч)(22{+1)(241+ + 1) + 1)...(2 2ГЈ X (2 -1), т.е. искомую величину X в старших разр дах результата. 1 ил.

Description

(Л

С

in

vj

CJ

о

Os

ю

Изобретение относитс  к вычислительной технике и может быть использовано в арифметических блоках ЭВМ.

Известно устройство дл  делени , содержащее сумматор, регистр делимого, регистр делител  и матрицу умножени .

Недостатком устройства  вл етс  его сложность.

Наиболее близким к предлагаемому  вл етс  устройство дл  делени  на константу (2+1), содержащее первый сумматор, регистр делимого, промежуточный регистр, группу элементов И, счетчик, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И-НЕ, группу элементов НЕ, причем n-разр дный информационный вход регистра делимого  вл етс  входом делимого устройства, а выходы п разр дов регистра делимого соединены с соответствующими входами первой группы входов сумматора, {младших выходов сумматора соединены с первыми входами соответствующих элементов И группы, выходы которых  вл ютс  выходами остатка устройства , выходы сумматора (1+1), (1+2)п соединены с информационными входами промежуточного регистра, 1-й выход промежуточного регистра, i 1, n-f+1, соединен с входом соответствующего элемента НЕ группы, выход которого соединен с i-м входом второй группы входов сумматора, первый выход промежуточного регистра соединен со вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, (f+1)-u выход сумматора соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого  вл етс  старшим выходом остатка устройства и соединен с первым входом элемента И-НЕ, первый выход сумматора соединен с вторым входом элемента И-НЕ, выход счетчика соединен с входом разрешени  счета счетчика и третьим инверсным входом элемента И-НЕ, выход которого соединен с входом разрешени  приема промежуточного регистра и вторыми входами элементов И группы , синхровход промежуточного регистра обьединен с вычитающим входом счетчика и  вл етс  тактовым входом устройства, вход сброса промежуточного регистра объединен с входом установки счетчика и син- хровходом регистра делимого и  вл етс 

входом запуска устройства, входы (n-f+1)

п второй группы входов сумматора вход переноса сумматора подключены к единичной шине, старшие выходы сумматора (1+1), ..., п  вл ютс  выходами частного устройства .

Недостатком устройства  вл етс  низкое быстродействие.

Цель изобретени  - повышение быстродействи .

На чертеже представлена структурна  схема устройства.

Устройство содержит сумматоры 1.1

1.г(где г - точность вычислений), элементы

НЕ 2.12.п, вход 3 делимого устройства и

выход 4 частного устройства. На входы 3 поступает делимое - n-разр дное двоичное число А,

Получение искомого частного X можно описать уравнением

или

А/(2Т+1) Х

А 2f- X+X

0) (2)

Отсюда следует, что частное X совпадает с делимым, сдвинутым на {двоичных разр да в сторону младших разр дов, при этом имеет место погрешность, котора  определ етс  значением X. Эта величина тем меньше , чем больше величина сдвига, т.е. коэффициент при X в формуле (2). Эту величину сдвига можно увеличить умножа  правую и левую части равенства на величину

(2с-1). Тогда в правой части имеет место выражение (2 -1). Дальнейшее увеличение коэффициента достигаетс  умножением правой и левой части на величину (2+1),

HL

далее на величину (2 +1), вплоть до умножег - 1

ни  на величину(2

A(2L-1)(22I+1)...(2

+ 1):

24

+ 1) (2 -1)Х,

(3)

0

5

где г - количество описанных домножений, дающих в правой части выражени  величи24

ну (2 -1)Х, что определ ет (2 {-п-1) точных разр дов результата.

Устройство вычисл ет частное от делени  величины А на (2+1) путем определени  величины выражени , сто щего в правой части формулы (3).

Делимое А поступает на п младших входов первого слагаемого сумматора 1.1 через

группу элементов НЕ 2.1 2.п. Это же

делимое А поступает на входы второго слагаемого сумматора 1.1 с (t+1)-ro по (п+1)-й, г.е. сдвинутым монтажно на (.разр дов, что соответствует величине 2т. Сумматор 1.1 выполн ет операцию вычитани  з дополни- 5 тельном коде. При эт.ом с его выходов снимаетс  величина А(). Она поступает на следующий сумматор, который выполн ет домножение величины А(2-1) на коэффициент (2 +1). Величина A(2t -1) поступает на

0

(n+О младших входов первого слагаемого сумматора 1.2 и на входы второго слагаемого с (2{+1)-го по (n+30-й сумматора 1.2, т.е. сдвинутой монтажно на 21, разр дов. Входы первого слагаемого с (n+t+1)-ro по ( и 21 младших входов второго слагаемого сумматора подключены к нулевой шине. С выхода сумматора 1.2 снимаетс  величина А(2 -1)(2 +1). Дл  i-ro сумматора на входы первого слагаемого с первого по (п+( -1)Ј+1-2)-й поступает величина А(221 2 t

1)(22t+1)...(2+1), полученна  на

выходах (Ы)-го сумматора. Эта же величина поступает на входы второго слагаемого i-ro сумматора с (2и+1)-го по (п+(2-1){+1-2)-й, т.е. монтажно сдвинутой на 2 Ч разр дов. При этом с выходов сумматора снимаетс  вели 1

.2(,

чинаА(2Ч)()...(2

+ 1). Единица с

выхода переноса (i-1)-ro сумматора поступает на входы (n+(2-1){+i-1 и (n+(2i+1-1)l+M) сумматора i.C выходов сумматора 1.гснима2Г 1 С

етс  величина А(21-1))...(2+1).

По сравнению с прототипом устройство имеет большее быстродействие. Дл  прототипа общую задержку, вносимую устройством , можно оценить через задержку одноразр дного сумматора, так n-k, где k - количество тактов работы устройства , k -г- +1. При этом обеспечиваетс 

V

вычисление (п-1) разр дов частного. В предлагаемом устройстве общую задержку можно определить через величину задержки в последнем сумматоре (п+2г Ч+г-2) и единичных задержек (г-1) предыдущих сумматоров, т.е. величиной (п+2н{+2(г-1)-1). При этом вычисл етс  (2Ч-п) точных разр дов.

В таблице приведены значени  указанных величин, включа  общую задержку, причем дл  предлагаемого устройства количество сумматоров г выбираетс  таким образом , чтобы получать не меньшее количество точных разр дов результата, чем дл  прототипа.

Сумматоры реализуютс  на микросхеме К155ИМЗ.

0

5

0

5

0

5

0

5

0

Claims (1)

1. Формула изобретени  Устройство дл  делени  чисел на константу (), содержащее первый сумматор и группу из () элементов НЕч(где п - разр дность числа), выходы элементов НЕ соединены с входом соответствующих разр дов первого слагаемого первого сумматора , вход переноса которого соединен с входом логической единицы устройства, о т- личающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены сумматоры с второго по r-й (где г - точность вычислени  результата), и элементы НЕ с (п-(+2)-го по n-й, причем входы элементов НЕ соединены с входом делимого устройства и входами разр дов с (Ј+1)-го по (n+0-й второго слагаемого первого сумматора , входы разр дов с (п+1)-го по (п-К)-й первого слагаемого которого соединены с входом переноса первого сумматора, входы младших t разр дов второго слагаемого которого соединены с входом логического нул  устройства, выходы элементов НЕ с (n-i+2)-ro по n-й соединены с входами соответствующих разр дов первого слагаемого первого сумматооа, выходы которого соединены с входами (n-Ч) младших разр дов первого слагаемого и входами разр дов с (21+1)-го по (п+3()-й второго слагаемого второго сумматора, входы разр дов с ()-го по (п+3{)-й первого слагаемого и с первого по 2Ч-й второго слагаемого которого соединены с входом логического нул  устройства, выходы i-ro сумматора (где i 2г) соединены с входами младших разр дов первого слагаемого (i+1)-ro сумматора, выход переноса i-ro сумматора соединен с входом (п+(2-1)Ј+И)-го разр да первого слагаемого (i+1)-ro сумматора, входы разр дов с 2 i-ro по ((п+2 + -1){+М)-й второго слагаемого которого соединены с входами младших (n+(2l+1- 1)f+i-1) разр дов первого слагаемого (i+1)-ro сумматора входы разр дов с (п+(2-1)(+)-го по (п+(2 +1-1){+И)-й первого слагаемого и входы разр дов с первого по (21-1)-й второго слагаемого которого соединены с входом логического нул  устройства, выходы суммы и переноса r-го сумматора соединены с выходом результата устройства.

   Примечание. Допустим Ј 4.