SU1647558A1 - Матричный вычислитель - Google Patents

Матричный вычислитель Download PDF

Info

Publication number
SU1647558A1
SU1647558A1 SU894688631A SU4688631A SU1647558A1 SU 1647558 A1 SU1647558 A1 SU 1647558A1 SU 894688631 A SU894688631 A SU 894688631A SU 4688631 A SU4688631 A SU 4688631A SU 1647558 A1 SU1647558 A1 SU 1647558A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
input
summation
block
subtraction
Prior art date
Application number
SU894688631A
Other languages
English (en)
Inventor
Александр Ионович Стасюк
Галуст Сережаевич Григорян
Виктор Семенович Мазурчук
Original Assignee
Институт Проблем Моделирования В Энергетике Ан Усср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Проблем Моделирования В Энергетике Ан Усср filed Critical Институт Проблем Моделирования В Энергетике Ан Усср
Priority to SU894688631A priority Critical patent/SU1647558A1/ru
Application granted granted Critical
Publication of SU1647558A1 publication Critical patent/SU1647558A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано автономно или в составе ЭВМ в качестве вычислител  функций методом цепных дробей. Целью изобретени   вл етс  расширение функциональных возможностей за счет вычислени  цепных дробей. Поставленна  цель достигаетс  тем, что в известный матричный вычислитель дополнительно введены (К-2) группы блоков суммировани , (К-1) группы блоков вычитани  и (К-1) группы блоков суммировани -вычитани , где К - число звеньев цепной дроби. 3 ил.

Description

Изобретение относитс  к вычисли тельной технике и может быть использовано в качестве аппаратной поддерж-. ки в составе ЭВМ дл  быстрого вычислени  функций при помощи аппарата цепных дробей.
Целью изобретени   вл етс  расширение функциональных возможностей за счет вычислени  цепных дробей,
На фиг. 1 представлена блок-схема матричного вычислител  цепной дроби дл  конкретного случа , когда число звеньев К-4; на фиг. 2 - схема возможной реализации блока суммировани - вычитани  ; на фиг. 3 - схема возможной реализации блока вычитани .
Матричный вычислитель цепной дроби (фиг. 1) содержит группы блоков 1 сум- мировани -вычитани  (1,j), где ,t (К - число звеньев цепной дроби ), ,2,...,п (п - разр дность элементов цепной дроби), группы блоков 2 вычитани  (i,j) и группы блоков 3
суммировани  (i,j). Здесь и везде в дальнейшем цифрами в скобках показаны пор дковые номера блоков, узлов, элементов , входов и выходов. Матричный вычислитель цепных дробей также содержит вход К-го частного знаменател  4, вход частных знаменателей 5(1), 5(2), . .., 5(г), где r(j-1), 1, вход частных числителей 6(1), 6(2),..,, 6(j) и выход результата вычислени  цепной дроби 7(1),7(2),..,,7(i), a также содержит вход нулевого звена 5(0),
Блок суммировани -вычитани  содержит входы управлени  8 режимом, операнда 9, стробировани  10, операндов 11 и 12, группу элементов И 13, сум- матор-вычитатель 14, элемент НЕ 15, сумматор-вычитатель 16, выход 17 знака , выход 18.
Блок вычитани  содержит входы 19- 21, группу элементов И 22, вычитатель 23, вьиод 24 знака и выход 25.
ч
сл
У1
эо
Цепной или непрерывной дробью называетс  выражение
ь™
аг+.
Ьц
(1)
а,,+ ...
Ьк
где - - К-е звено цепной дроби; ak а - нулевое звено;
Ь. - частные числители;
а - частные знаменатели. Величины a,, bj называютс  элементами цепной дроби.
Представим выражение (1) в виде последовательности скобок
S0 aQ+bi/S, ,/S2, ..,,
Ь I, S; Sj+Sj .
Матричный вычислитель иепных дробей работает следующим образом ().
Числа представлены в нормальной форме, поэтому до начала процесса вычислени  они должны быть масштабированы т.о., чтобы избежать переполнени ;
7, V
aj, S J.J., - разр дные матрицы чисел а.1 и Sj.,, представл ющие собой ленточную матрицу, столбцами которой  вл ютс  n-разр дные (в данном случае ) векторы а и S:t(, причем каждый последующий столбец сдвинут на один разр д вниз относительно
На вход 4 подаетс  ы .iieFwe частного знаменател 
J,0ч
Нл входы (Ч), г)(2), 5(11 значени  г-х частных зшгчекатепеи .а, а, а соответственно.
На вход 50)) подаетс  значение нулевого звена цепной дроби а0.
На входы 6(4), 6(3), 6(2), 6(1) подаютс  значени  частных числителей цепной дроби b4,b3,bz,bj соответственно .
Блоки 1 суммировани -вычитани  каждой группы (столбца) вычислител  реализуют соответствующие первые разр дные уравнени  (6) систем разр дных уравнений одного звена цепной дроби.
Блоки 2 вычитани  каждой группы (столбца) вычислител  реализуют соответствующие вторые разр дные уравнени  (7) систем разр дных уравнений одного звена цепной дроби.
Блоки 3 суммировани  каждой группы (столбца) вычислител  формируют значени  соответствующих разр дов результата вычислени  одного звена цепной дроби S:, который подаетс  на вход частного знаменател  следующего младшего звена цепной дроби.
Таким образом, после окончани  переходного процесса в схеме, на ее выходах 7(1), 7.(2), 7(3), 7(4) устанавливаютс  значени  соответствующих разр дов результата вычислени  цепной дроби.

Claims (1)

  1. Формула изобретени 
    Матричный вычислитель, содержащий две группы блоков суммировани , пер.т вую группу блоков вычитани  и первую группу блоков суммировани -вычитани , отличающийс  тем, что, с целью расширени  функциональных возможностей путем вычислени  цепных дробей, в него введены К-2 групп .блоков суммировани , К-1 групп блоков вычитани  и К-1 групп блоков суммировани -вычитани , где.К - число звеньев цепной дроби, причем вход г-го частного знаменател  вычислител  где , j-2,...,1, , K-1,...,1, соединен со сдвигом на i разр дов, ,2,...,n, n - разр дность элементов цепной дроби, в сторону младших разр дов с входом первого операнда 1-го блока суммировани -вычитани 
    SS8е
    1-й группы, вход К-го частного -знаменател  вычислител  со сдвигом на i разр дов в сторону младших разр дов
    , соединен с входом третьего операнда 1-го блока суммировани -вычитани  К-й группы и входом вычитаемого 1-го блока вычитани  К-й группы, вход 1-го разр да К-го частного знаменател  вычислител  соединен с входом стробиро- вани  первого операнда 1-го блока суммировани -вычистани  К-й группы, вход j-ro частного числител  вычислител  соединен с входом второго операн15 да-первого блока суммировани -вычитани  j-й группы, выход 1-го блока суммировани -вычитани  j-й группы соедиг нен с входом уменьшаемого i-ро блока вычитани  j-й группы, выход знакового
    20 разр да 1-го блока суммировани -вычитани  j-й группы соединен с входом стробировани  вычитаемого 1-го блока вычитани  j-й группы и входом первого слагаемого 1-го блока суммировани 
    25 j-й группы, выход 1-го блока вычитани  j-й группы соединен с входом вто. рого операнда (i+1)-ro блока суммировани -вычитани  j-й группы, выход знакового разр да 1-го блока вычитани 
    30 j-й группы соединен с входом управлени  (i-H)-ro блока суммировани -вычитани  j-й группы и входом второго слагаемого 1-го.блока суммировани  j-й группы, выход переноса (i+1)-ro блока
    35 суммировани  j-й группы соединен с входом переноса 1-го блока суммирова- ни  j-й группы, выход 1-го блока суммировани  j-й группы соединен со сдвигом на i разр дов в бторону младших
    40 разр дов с входом третьего операнда 1-го блока суммировани -вычитани  (j-O-й группы и входом вычитаемого 1-го блока вычитани  (j-O-й группы, выход 1-го разр да 1-го блока сум45 мировани  j-й группы соединен с входом стробировани  первого операнда 1-го блока суммировани -вычитани  (j-O-й группы, вход нулевого звена частного числител  вычислител  соеди50 нен со сдвигом на i разр дов в сторону младших разр дов с входом первого операнда 1-го блока суммировани -вычитани  первой группы, выходы блоков суммировани  первой группы соединены с входом вычислител .
    Фиг
    воФиг . 2
    W)
    1
    I1 1
    I2j
    ФмЗ
SU894688631A 1989-05-11 1989-05-11 Матричный вычислитель SU1647558A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894688631A SU1647558A1 (ru) 1989-05-11 1989-05-11 Матричный вычислитель

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894688631A SU1647558A1 (ru) 1989-05-11 1989-05-11 Матричный вычислитель

Publications (1)

Publication Number Publication Date
SU1647558A1 true SU1647558A1 (ru) 1991-05-07

Family

ID=21446321

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894688631A SU1647558A1 (ru) 1989-05-11 1989-05-11 Матричный вычислитель

Country Status (1)

Country Link
SU (1) SU1647558A1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2418109A (en) * 2004-09-10 2006-03-15 Samsung Electronics Co Ltd Approximation of the logarithm of the sum of exponentials correction term in log-MAP decoding using Padé approximants or continued fractions
GB2431263A (en) * 2006-12-13 2007-04-18 Samsung Electronics Co Ltd Approximation of the logarithm of the sum of exponentials correction term in log-MAP decoding using Padé approximants or continued fractions

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 748410, кл. G 06 F 7/544, 1978, Авторское свидетельство СССР № 1247864, кл. G 06 F 7/544, 1984, *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2418109A (en) * 2004-09-10 2006-03-15 Samsung Electronics Co Ltd Approximation of the logarithm of the sum of exponentials correction term in log-MAP decoding using Padé approximants or continued fractions
GB2418109B (en) * 2004-09-10 2007-03-07 Samsung Electronics Co Ltd MAP decoding
GB2431263A (en) * 2006-12-13 2007-04-18 Samsung Electronics Co Ltd Approximation of the logarithm of the sum of exponentials correction term in log-MAP decoding using Padé approximants or continued fractions
GB2431263B (en) * 2006-12-13 2007-08-22 Samsung Electronics Co Ltd MAP Decoding

Similar Documents

Publication Publication Date Title
US5375078A (en) Arithmetic unit for performing XY+B operation
KR880014470A (ko) 승산기 어레이 회로에서의 시프트 연산 수행장치 및 방법
SU1647558A1 (ru) Матричный вычислитель
US4644491A (en) Sign generation system for a carry save adder
US4490805A (en) High speed multiply accumulate processor
US4041296A (en) High-speed digital multiply-by-device
SU1444760A1 (ru) Устройство дл возведени в квадрат последовательного р да чисел
SU798863A1 (ru) Цифровое устройство дл реше-Ни СиСТЕМ АлгЕбРАичЕСКиХ уРАВ-НЕНий
RU1791818C (ru) Устройство дл контрол остаточного кода по модулю три
SU1300495A1 (ru) Устройство дл решени дифференциальных уравнений
SU1059571A1 (ru) Устройство дл возведени в квадрат,извлечени квадратного корн ,умножени и делени
SU1635176A1 (ru) Устройство дл умножени
SU1115047A2 (ru) Вычислительное устройство
RU2054709C1 (ru) Устройство для умножения чисел в позиционном коде
SU940167A1 (ru) Устройство дл решени систем линейных алгебраических уравнений
SU1536374A1 (ru) Устройство дл умножени чисел
SU1280606A1 (ru) Устройство анализа и замены числовых полей
RU1784977C (ru) Устройство дл возведени в квадрат @ -разр дных двоичных чисел
SU690477A1 (ru) Цифровое устройство ограничени числа по модулю
SU1034032A1 (ru) Матричное вычислительное устройство
SU1141402A1 (ru) Матричное устройство дл делени
SU864280A1 (ru) Устройство дл сравнени двух п-разр дных чисел
SU1124284A1 (ru) Матричное вычислительное устройство
SU922726A1 (ru) Конвейерное устройство дл одновременного выполнени арифметических операций над множеством чисел
SU1583935A1 (ru) Устройство дл умножени на коэффициент