RU1784977C - Устройство дл возведени в квадрат @ -разр дных двоичных чисел - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах оперативной обработки информации . Целью изобретени   вл етс  сокращение аппаратурных затрат на реализацию устройства дл  возведени  в квадрат при больших значени х п, где п - разр дность исходных чисел. Цель изобретени  достигаетс  за счет сокращени  количества сумматоров , необходимых дл  суммировани  частичных произведений. Дл  достижени  цели устройство содержит дешифраторы значений пар двоичных разр дов исходного числа, блок промежуточной обработки и блок формировани  частичных квадратов. Двоичные разр ды исходного числа раздел ютс  на пары, при сочетании двоичных разр дов в паре 01 или 10 на суммирование передаетс  частичное произведение, соответствующее двоичному разр ду, равному 1 в этой паре разр дов, при сочетании 11 на суммирование передаетс  сумма этих частичных произведений, предварительно образованна  в блоке формировани  утроенных значений частей исходного числа.4 ил. сл С

Description

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах оперативной обработки информации .

Известны устройства дл  возведени  в квадрат n-разр дных двоичных чисел, представл ющие собой совокупность сумматоров и логических элементов и осуществл ющие операцию возведени  чисел в квадрат за один такт, например, 1,

Яедостатком этих устройств  вл ютс  значительные аппаратурные затраты, быстро возрастающие с увеличением п.

По техническому решению наиболее близким к за вл емому устройству  вл етс  устройство дл  возведени  в квадрат п-разр дных двоичных чисел, которое содержит разр дные сумматоры, последовательно соединенные межразр дными св з ми переноса , и элементы И, входы сумматоров соединены с выходами элементов И, а выхо- 1, 2,..., 2п-2) выходами устройства , (2п-1)-й и 2п-й выходы устройства подключены соответственно к шине информационного нул  и к п-му Входу устройства, 1-й вход (,2,.... п-1) устройства соединены непосредственно со входом разр дного сумматора, выход суммы которого соединен выходом устройства, 1-й вход устройства (1 2,3п) соединен с первым входом

(И)-го элемента И, второй вход которого

подключен к k-му (k 1, 2 1-1) входу

устройства 2.

ч

00 4

xi

Х4

Недостатком этого устройства  вл етс  то, что оно требует значительных аппаратурных затрат при больших значени х п.

Цель изобретени  - сокращение аппаратурных затрат на реализацию устройства дл  возведени  в квадрат n-разр дных двоичных чисел при больших значени х п.

Поставленна  цель достигаетс  тем, что в устройство йЪзведени  в квадрат п- разр днйх двоичных чисел, содержащее элементы 1Л и цепочку иЗ последовательно сое диненн1ых1 hcf переносу разр дных сумматоров , выход суммы 1-го разр дного сумматора 0 1.22п-3) соединен с выходом

0+2)-го разр да устройства, выход последнего разр да которого соединен с выходом переноса последнего разр дного сумматора , выходы первого и второго разр дов устройства подключены ко входу первого разр да исходного двоичного числа и входу логического нул  устройства соответственно , вход k-ro разр да исходного двоичного

числа ( 2. 3п) соединен со входом 1-го

разр дного сумматора (I - 1. 3, 52п-3),

дополнительно введены (р-1) дешифраторов значений пар двоичных разр дов исходного числа (где р - п/2. округленное до ближайшего большего целого), блок предварительной обработки и блок формировани  частичных квадратов, причем первый и второй входы (m-1)-ro дешифратора значений пар двоичных разр дов исходного числа

(т 2, 3 р; т - номер пары двоичных

разр дов исходного числа) соединены соответственно со входами (2гл-1) и 2m-ro разр дов исходного двоичного числа устройства , блок предварительной обработки содержит (2р-2) двоичных полусумматоров и цепочку из (2р-3)-х последовательно соединенных по переносу двоичных сумматоров , причем, вход переноса первого двоичного сумматора соединен со входом логического нул  устройства, вход первого разр да исходного двоичного числа устройства подкпючен к первому входу первого двоичного сумматора, вход r-го разр да исходного двоичного числа устройства (г 2, 3, .., 2р-3) соединен с первым входом г-го двоичного сумматора, вторым входом (г-1)- го двоичного сумматора и первым входом (г-1)-го двоичного полусумматора, вход (2р- 2)-го разр да исходного двоичного числа устройства подключен ко второму входу (2 р- 3)-го двоичного сумматора и первому входу (2р-3)-го Двоичного полусумматора, вход (2р-1)-го разр да исходного двоичного числа устройства соединен с первым входом (2р-2)-го двоичного полусумматора , выход переноса q-ro двоичного сумматора (q 1, 3.5,. , 2р-3)соединен со вторым

входом q-ro двоичного полусумматора, выход переноса которого подключен ко второму входу (q+1)-ro двоичного полусумматора , а блок формировани  частичных

квадратов содержит элемент И и (р-1) линеек элементов И и ИЛИ, причем, кажда  т- 

линейка (т 2, 3 р) состоит из (2т-1)

элементов ИЛИ и трех групп элементов И по (2т-2), (2т-2) и (2т+1) элементов И соответ0 ственно, в каждой линейке первые входы

а-х (а 1, 22т-2) элементов И первой и

второй групп соединен со входами а-х разр дов исходного двоичного числа устройства , а вторые входы подключены,

5 соответственно, к первому и второму выходам (m-1)-ro дешифратора значений пар двоичных разр дов исходного двоичного числа, выходы элементов И первой группы соединены со входами а-х элементов ИЛИ т-й

0 линейки, выходы элементов И второй группы подключены ко входам (а+1)-х элементов ИЛИ той же линейки, первый вход первого элемента И третьей группы соединен со входом первого разр да исходного двоичного

5 числа устройства, первые входы b-х элементов И третьей группы (Ь 2, 3, .... т-2) т-й линейки подключены к выходам сумм с-х двоичных сумматоров (с 1, 22т-3) блока предварительной обработки, ггервые

0 входы (2m-1)-ro и 2т-го элементов И третьей группы m-й линейки соединены с выходами сумм соответственно (2m-3)-ro и (2m-2)-ro двоичных полусумматоров блока предварительной обработки, первый

5 вход (2m+1)-ro элемента И третьей группы m-й линейки соединен с выходом переноса (2т-2)-го двоичного полусумматора блока предварительной обработки, вторые входы элементов И третьей группы m-й линейки

0 подключены к третьему выходу (т-1)-го дешифратора , выходы d-x элементов И

третьей группы (d 1,22m-1) соединены

со входами d-x элементов ИЛИ той же линейки , выходы которых подключены ко вхо5 дам h-x разр дных сумматоров (h 2m-2,

2m-1 4гл-4), выходы 2m-ro и (2m+1)-ro

элементов И третьей группы той же линейки соединены со входами, соответственно, (4m-3}-ro и (4т-2)-го разр дных сумматоров,

0 первый и второй входы элемента И блока формировани  частичных квадратов соединены соответственно со входами первого и второго разр дов исходного двоичного числа устройства, а выход элемента И под5 ключей к входу первого разр дного сумматора , да

Дополнительно введенные элементы и св зи в сочетании с известными позвол ют при больших значени х п уменьшить в 1,3- 1,4 раза общие аппаратурные затраты на

реализацию устройства за счет сокращени  количества входов в разр дных сумматоров в 1,6-1,9 раза и уменьшени  аппаратурных затрат на построение этих, наиболее объемных узлов устройства, примерно в 2 раза.

На фиг, 1 представлена структурна  схема устройства дл  возведени  в квадрат n-разр дных двоичных чисел; на фиг. 2 - функциональна  схема блока предварительной обработки; на фиг. 3 - функциональна  схема блока формировани  частичных квадратов; на фиг. 4 - пример возведени  в квадрат дес тичного двоичного числа.

Устройство содержит (фиг. 1) разр дные сумматоры 1, (р-1) дешифраторов 2 значений пер двоичных разр дов исходного числа (р п/2. округленное до ближайшею большего целого), блок 3 предварительной обработ ки, блок 4 формировани  частичных квадратов, причем разр дные сумматоры последовательно соединены по цеп м переноса , выход суммы j-ro разр дного сумматора 0 1. 22п-3) соединен с выходом

Q-i-2)-ro разр да устройства, выход уап последнего разр да устройства соединен с выходом переноса последнего разр дного сумматора, выход первого yi и у2 второго разр дов устройства подключены ко входу первого разр да xi исходного двоичного числа и входу логического нул  устройства соответственно, вход хк k-ro разр да исходного двоичного числа устройства (k 2, 3,..., п) соединен со входом 1-го разр дного сумматора (I 1, 3, 5, ..., 2п-3), входы (2m-1)-ro и 2m-ro разр дов исходного двоичного числа

устройства (т 2, 3р, т - номер пары

двоичных разр дов исходного числа) подключены соответственно к первому и второму входам (m-l)-ro дешифратора 2, выход которого 5 соединен со входами блока 4, выходы б блока 4 подключены ко входам разр дных сумматоров, входы двоичных разр дов исходного двоичного числа устройства соединены со входами блока 4 и входами блока 3, выходы 9-12 которого соединены со входами блока 4.

Блок предварительной обработки (фиг, 2) содержит 2р-2 двоичных полусумматоров 7 и цепочку из (2р-3)-х последовательно соединенных по переносу двоичных сумматоров 8, вход переноса первого двоичного сумматора соединен со входам логического нул  устройства, вход xi первого разр да исходного двоичного числа устройства подключен к первому входу первого двоичного сумматора, вход Х2 второго разр да исходного двоичного числа устройства соединен с первым входом второго двоичного

сумматора, вторым входом первого двоичного сумматора и первым входом первого двоичного сумматора, вход r-го двоичного разр да исходного двоичного числа устрой5 ста а (г 3, 42р-3) соединен с первым

входом-г-го двоичного сумматора, вторым входом (г-1)-го двоичного сумматора 8 и первым входом (г-1)-го двоичного сумматора 7, вход х2р-2 (2р-2)-го разр да исходного дво0 ичного числа устройства подключен ко второму входу последнего, (2р-3):го, двоичного сумматора 8 и первому входу предпоследнего, (2р-3)-го, двоичного полусумматора 7, вход х2р-1 (2р-1)-го разр да

5 исходного двоичного числа устройства соединен с первым входом последнего, (2р-2)- го, двоичного полусумматора, выход переноса q-ro двоичного сумматора 8 (q 1, 3, 5, ..., 2р-3) соединен со вторым входом

0 q-ro двоичного полусумматора 7, выход переноса которого подключен ко второму вхо- ДУ (с|+1)-го двоичного полусумматора 7, выходы 9 сумматоров 8 и выходы 10, 11, 12 полусумматоров 7  вл ютс  выходами бло 5 каЗ.

Блок 4 формировани  частичных квадратов (фиг. 3) содержит элемент И 13 и (р-1) линеек элементов И и ИЛИ, причем кажда  fn-  линейка (т 2, 3р) состоит из (2т-1)

0 элементов ИЛИ 14 и трех групп элементов И 15, 16 и 17 по (2т-2). (2т-2) и (2т+1) элементов И соответственно, в каждой линейке первые входы а-х (а 1, 22гп-2) элементов И пероой 15 и второй 16 групп соедине5 ны со входами а-х разр дов исходного двоичного числа устройства, а вторые входы элементов И 15 и элементов И 16 подключены соответственно к первому и второму выходам 5 (m-1)-ro дешифратора 2, выходы

0 элементов 1/1 15 первой группы соединены со входами а-х элементов ИЛИ 14 m-й линейки , выходы элементов И 16 второй группы подключены ко вхоДам(эН)-х элементов ИЛИ 14 той же линейки, первый вход перво5 го элемента И третьей группы соединен со входом xi первого разр да исходного двоичного числа устройства, первые входы Ь-х

элементов И 17 третьей группы (Ь 2, 3

2т-2) m-й линейки подключены к выходам 9

0 сумм с-х двоичных сумматоров (с 1, 2, ..., 2т-3) блока 3, первые входы (2т-1)-го и 2т- го элементов И 17 третьей группы m-й линейки соединены с выходами 10 и 11 сумм соответственно, (2m-3}-ro и (2т-2)-го

5 двоичных полусумматоров 7 блока 3, первый вход (2т+1)-го элемента И 17 третьей группы m-й линейки соединен с выходом 12 переноса (2m-2)-ro двоичного полусумматора 7 блока 3, вторые входы элементов И 17 третьей группы m-й линейки подключены к

третьему выходу 5 (m-1)-ro дешифратора 2, выходы d-x элементов И 17 третьей группы

(d 1, 22m-1) соединены со входами d-x

элементов ИЛИ 14 той же линейки, выходы которых подключены ко входам п-х разр дных сумматоров 1 (h 2m-2, 2m-14m-4),

выходы 2m-ro и (2m+1)-ro элементов И 14 третьей группы той же линейки соединены со входами соответственно (4m-3)-ro и (4т- 2)-го разр дных сумматоров 1, первый и второй входы элемента И 13 блока 4 соединены, соответственно, со входами первого xi и второго Х2 разр дов исходного двоичного числа устройства, а выход элемента И 13 подключен ко входу первого разр дного сумматора.

Устройство работает следующим образом . Двоичные разр ды исходного числа разбиваютс  на пары, начина  с первой пары младших разр дов Х2. XL Всего образуетс  р пар, последн   пара разр дов может быть неполной, она дополн етс  нулем в старшем разр де. Кажда  пара разр дов, кроме первой, поступает на входы своего дешифратора 2. Если m-  пара разр дов (т 2,3р) представл ет собой комбинацию 00, то ни на одном из выходов 5 (m-1)-ro дешифратора не будет сформирована логическа  единица.

Если m-  пара разр дов представл ет собой комбинацию 01, то логическа  единица будет сформирована на первом выходе 5 (m-l)-ro дешифратора, подключенном ко вторым входам элементов И 15 m-й линейки элементов И-ИЛИ блока 4. Логическа  единица , присутствующа  на вторых входах элементов И 15, разрешает передачу двоичных разр дов xt, Х2,..., х2т-2 исходного числа через элементы И 15 и элементы И 14 на выходы 6 блока 4 и далее на входы разр дных сумматоров 1.

Если m-  пара разр дов представл ет собой комбинацию 10, то логическа  единица по вл етс  на втором выходе 5 дешифра- Торач подключенном ко (вторым входам элементов И 16 m-й линейки элементов 11- 1/1ЛИ блока 4. Логическа  единица, присутствующа  на вторых входах элементов И 1 б, разрешает передачу двоичных разр дов х1, Х2...., х2т-2 исходного числа через элементы И 16 и элементы ИЛИ 14 на входы разр дных сумматоров 1. При этом двоичные разр ды исходного числа, передаваемые через элементы И 16, поступают на входы разр дных сумматоров 1 со сдвигом на один разр д в сторону старших разр дов, по сравнению с двоичными разр дами, передаваемыми через элементы И 15.

При наличии комбинации 11 логическа  единица формируетс  на третьем выходе 5

дешифратора, подключенном ко вторым входам элементов I/I 17, и разрешает передачу двоичных разр дов сформированной в блоке 3 предварительной суммы через элементы И 17 и ИЛИ 14 на входы разр дных сумматоров 1. Блок 3 формирует предварительные суммы двоичных разр дов исходного числа, соответствующие всем р парам разр дов, кроме первой пары, дл  которой

0 эта сумма не требуетс . Предварительна  сумма дл  m-й пары разр дов образуетс  суммированием части исходного двоичного

числа, содержащей разр ды xi, X2Х2т-2 с

этой же часть ю исходного числа, увеличен5 ной на один старший разр д х2т-1 и удвоенной путем сдвига на один разр д в сторону старших разр дов, Разр д Х2т-1 добавл етс  вследствие того, что каждый последующий частичный квадрат, соответствующий

0 двоичному разр ду хмч исходного числа, содержит на один разр д больше, чем предыдущий частичный квадрат, соответствующий разр ду х|с.

Дл  m-й пары двоичных разр дов пред5 верительна  сумма содержит 2т+1 двоичных разр дов, из которых три старших разр да образуютс  на выходах 10, 11, 12 двух двоичных полусумматоров 7, отдельных дл  каждого значени  т. Остальные

0 двоичные разр ды предварительной суммы формируютс  на двоичных сумматорах 8, с выходов 9 которых считываютс  младшие разр ды предварительных сумм, кроме первого разр да. В качестве первого разр да в

5 каждой предварительной сумме используетс  первый двоичный разр д xi исходного числа.

Структура блока 4 позвол ет дл  каждой т-й пары разр дов уменьшить количество

0 входов в разр дных сумматорах с (2т-2) + (2т-1) 4т-3 до 2т+1 входов, т.е. сократить их на 2(т-2). При увеличении т отношение (2m+1)/(4m-3) приближаетс  к 0,5.

На фиг. 4 приведен пример возведе5 ни  в квадрат дес тиразр дного числа 1101101111. Результат образуетс  путем суммировани  шести слагаемых. Слагаемое , расположенное в первой строке снизу, состоит из двоичных разр дов исходного

0 числа, непосредственно передаваемых на входы разр дных сумматоров. Слагаемое во еторой строке формируетс  на выходе элемента И13 блока4(). Слагаемые в третьей - шестой строках соответствуют m « 2, 3,

5 4, 5. Так как втора  м последн   пара двоичных разр дов (т 2, 5) исходного числа содержат по две единицы, то слагаемые в третьей и шестой строках представл ют собой суммы, снимаемые с выходов блока 3 и передаваемые через элементы И 17соответствующих линеек блока 4. Треть  пара двоичных разр дов содержит сочетание 10, четверта  - 01, поэтому слагаемые в четвертой строке формируютс  на выходах элементов И 16 линейки элементов И-ИЛИ дл  , а в п той строке - на выходах элементов И 15 дл  . Второй разр д результата всегда имеет значение логического нул , в соответствии со схемой на фиг. 1.

Аппаратурные затраты в устройстве - прототипе состо т из затрат на двухвходо- вые элементы И и на разр дные сумматоры. Как указано в описании устройства - прототипа , количество элементов И в устройстве равно (п2-п)/2. Разр дные сумматоры в устройстве - прототипе, как и в за вл емом устройстве, стро тс  как обычно, на основе двоичных сумматоров и двоичных полусумматоров , которые внутри разр дных сумматоров соединены последовательно по цеп м сумм, а между разр дными сумматорами - последовательно по цеп м переносов , образу  матричную структуру. При этом количество двоичных сумматоров и полусумматоров в каждом разр дном сумматоре равно количеству входов, в этом сумматоре минус один, а общее количество двоичных сумматоров и полусумматоров в устройстве равно количеству элементов И в устройстве, то есть (п2-п)/2, из них полусумматоров (п-1) сумматоров - (п2/2-Зп/2+1).

Аппаратурные затраты в за вл емом устройстве будут состо ть из затрат на каждый из блоков фиг. 1. Блок 4 содержит (т-1) линеек элементов И-ИЛИ, кажда  линейка включает в себ  (2т-1) элементов ИЛИ, по (2т-2) элементов И 15, И 16 и (2т+1) элементов И 17. В сумме все линейки содержат т2 -1 п2/4-1 элементов ИЛИ и Зт -2 Зп2/4-2 двухвходовых элементов И. Разр дные сумматоры 1 будут содержать в расчете на каждую линейку на один двоичный полусумматор и на2{т-2)-1 двоичных сумматоров меньше, чем разр дные сумматоры в устройстве-прототипе. Всего разр дные сумматоры 1 будут включать в себ  п/2 двоичных полусумматоров и п /4-П/2-2 двоичных сумматоров. Дешифраторы 2 содержат по три двухвходовых элемента И, всего они включают в себ  (п/2-1) элементов И. Блок 3 содержит n-З двоичных сумматоров и п-2 двоичных полусумматоров.

Всего в за вл емом устройстве содержитс  Зп2/4+Зп/2-5 двухвходовых элементов И, п2/4-1 элементов ИЛИ, п2/4+п/2-5 двоичных сумматоров и Зп/2-2 двоичных полусумматоров.

Аппаратурные затраты оцениваютс , как прин то дл  комбинационных схем, по

количеству С всех входов элементов И и ИЛИ, включа  те элементы И-ИЛИ, из которых построены двоичные сумматоры и полусумматоры . Оптимальна  схема двоичного

сумматора, реализованна  в системе ТТЛ (серии 155, 555), содержит 7 элементов И и 2 элемента ИЛИ с общим количеством входов Сс 22, а схема полусумматора - 3 элемента И и один ИЛИ с общим количеством входов Спс 8. В блоках 4 и 2 элементы И имеют по два входа (Си 2). элементы ИЛИ - три входа (Сили 3).

Аппаратурные затраты на реализацию устройства-прототипа определ ютс  следующим образом:

Сп Си(п2 -п)/2 + Спс(п-1) + н Сс(п2/2-Зп/2+1)12п2-26п-И4.

Аппаратурные затраты на реализацию за вл емого устройства состав т;

25

Сз Си(Зп2/4+Зп/2-5) + Сили(п2/4-1) + + Спс(Зп/2-2) + Сс(п2/4+п/2-5) -31п2/4+26п-139.

Значени  аппаратурных затрат Сп и Сз дл  п 8, 12, 16, 20, 24, 32, 40, 48, 56 и 64, а также отношение Cn/Сз приведены в таблице .

Из данных таблицы видно, что при n f 24 аппаратурные затраты на реализацию за вл емого устройства дл  возведени  в квадрат n-разр дных двоичных чисел в

1.27...1,4 раза меньше, чем на устройство - прототип.

Claims (1)

1. Формула изобретени  Устройство дл  возведени  в квадрат

   n-разрчдных двоичных чисел, содержащее элементы И и цепочку из последовательно соединенных по переносу разр дных сумматоров , выход суммы J-ro разр дного сумматора .2,.... 2п-3) соединен с выходом

   (+2)-го разр да устройства, выход последнего разр да которого соединен с выходом переноса последнего разр дного сумматора , выходы первого и второго разр дов устройства подключены к входу первого

   разр да исходного двоичного числа и входу логического нул  устройства,,соответственно , вход k-го разр да исходного двоичного

   числа (k 2,3,4п) соединен с входом 1-го

   разр дного сумматора (I 1, 3, 5, .. , 2п-3),

   отличающеес  тем, что, с целью сокращени  аппаратурных затрат при больших значени х п, оно содержит (р-1) дешифраторов значений пар двоичных разр дов исходного числа (где р п/2, округленное до ближайшего большего целого),

   блок предварительной обработки и блок формировани  частичных квадратов, причем первый и второй входы (m-1)-ro дешифратора значени  пар - двоичных разр дов

   исходного числа (т 2, 3р; т - номер

   пэры-двоичных разр дов исходного числа) соединены с входами (2т-1) и 2т-го разр дов исходного двоичного числа устройства, блок предварительной обработки содержит (2р-2) двоичных полусумматоров и цепочку из (2р-3)-х последовательно соединенных по переносу двоичных сумматоров, причем вход переноса первого двоичного сумматора соединен с входом логического нул  устройства , вход первого разр да исходного двоичного числа устройства подключен к первому входу первого двоичного сумматора , вход r-го разр да исходного двоичного

   числа устройства (г - 2, 32р-3) соединен

   с первым входом r-го двоичного сумматора, вторым сходом (М)-го двоичного сумматора и первым входом (М)-го двоичного полусумматора , вход (2р-2)-го разр да исходного двоичного числа устройства подключен к второму входу (2р-3)-го двоичного сумматора и первому входу (2р-3)-го двоичного полусумматора, вход (2р-1)-го разр да исходного двоичного числа устройства соединен с первым входом (2р-2)го двоичного полусумматора, выход переноса

   q-ro двоичного сумматора (q 1,3,52р-3)

   соединен с вторым входом q-ro двоичного полусумматора, выход переноса которого подключен к второму входу (q-M) ro двоичного полусумматора, а блок формировани  частичных квадратов содержит элемент И и (р-1) линеек элементов И и ИЛИ, причем

   кажда  m-  линейка (т 2, 3р) состоит

   их (2т-1)-х элементов ИЛ И и трех групп элементов И по (2m-2), (2m-2) и (2т+1) элементов И, соответственно в каждой линейке, первые входы а-х (а 1, 22т-2) элементов И первой и второй групп соединены с

   входами а-х разр дов исходного двоичного числа устройства, з вторые входы подключены соответственно к первому и второму выходам (m-1)-ro дешифратора значений пар

   двоичных разр дов исходного двоичного числа, выходы элементов И первой группы соединены с входами а-х элементов ИЛИ m-й линейки, выход элементов И второй группы подключены к входам (а+1)-х элементов ИЛИ той же линейки, первый вход первого элемента И третьей группы соединен с входом первого разр да исходного двоичного числа устройства, первые входы Ь-х элементов И третьей группы (Ь 2, 3, ....

   2т-2) т-й линейки подключены к выходам

   сумм С-х двоичных сумматоров (С 1, 2

   2пл-3) блока предварительной обработки, первые входы (2m-1)-ro и (2m)-ro элементов И третьей группы m-й линейки соединены с

   выходами сумм соответственно (2т-3)-го и (2т-2)-го двоичных полусумматоров блока предварительной обработки, первый вход (2т+1)-го элемента И третьей группы m-й линейки соединен с выходом переноса (2т2 )-го двоичного полусумматора блока предварительной обработки, вторые входы элементов И третьей группы m-й линейки подключены к третьему выходу (nrH)-ro дешифратора , выходы ci-x элементов И

   третьей группы (d 1,2, ...,2m-1) соединены с входами d-x элементов ИЛИ той же линейки , выходы которых подключены к входам h-x разр дных сумматоров (h 2m-2, 2m-1, .., 4m-4), выходы (2m)-ro и (2m+1)-ro эле ментов И третьей группы той же линейки соединены с входами соответственно (4m-3);ro и (4т-2)-го разр дных сумматоров, первый и второй входы элемента И блока формировани  частичных квадратов соединены соответственно с входами первого и второго разр дов исходного двоичного числа устройства , а выход элемента И подключен к входу первого разр дного сумматора.

   %  teiM

   1784977 4s

   Ц УЗ У2

   Z

   У/

   ЗГ/J Xrt-/ X) Г2 Xf

   к ,// jo

   ML

   /2 f/ -10

   I i vII

   I-wLm. Л

   43

   a:2p- ar5

   Фиг. 2.

   /a # to

   ЧЗп т

   8 -E

   Jn Vr

   Jl 7b

   т

   a:/

   m irm ir

   1784977

   «p пп шшшр гт ш. тпщптгт аз.

   МйЫ/гщиvwjwm m

   ШШтжпУir

   и

   /в

   р-г

   аггр-г

   JT

   Х3

   /г /о

   и // Ж

   Фиг.3

   г

   001101 001Q 1 11

   UMJJ f iTo

   IL11JJ. о. i 10 il

   to

   и jfa.afieff «ла.

   iO/fffOO/o ooofo Ј o/  лл-Ј езультат

   J9

   л

   гг

   агг

   JC/

   л;/

   XI

   ш гиы А:

   Х

   HOHOHH

   & xn,X9 f1m-5

   § %$,xr-oim«4

   4 %6lxs toт-э

   3 Л,ЭС} //W«

   и jfa.afieffw f «ла.

   /  лл-Ј езультат