SU1635207A1 - Устройство дл программировани посто нных запоминающих устройств - Google Patents
Устройство дл программировани посто нных запоминающих устройств Download PDFInfo
- Publication number
- SU1635207A1 SU1635207A1 SU894630133A SU4630133A SU1635207A1 SU 1635207 A1 SU1635207 A1 SU 1635207A1 SU 894630133 A SU894630133 A SU 894630133A SU 4630133 A SU4630133 A SU 4630133A SU 1635207 A1 SU1635207 A1 SU 1635207A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- address
- byte
- switch
- input
- prom
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Description
(21)4630133/24
(22)16.01.89
(46) 15.03.91. Бюп. № 10 (71 МГУ им. М.В.Ломоносова (72) Н.Н.Рой, А.В.Скурихин, А.А.Строев и И.А.Гришина
(53)681.327.66 (088.8)
(56)Патент США № 4244032,
кл. G 11 С 7/00, опублик. 1981.
(54)УСТРОЙСТВО ДЛЯ ПРОГРАММИРОВАНИЯ ПОСТОЯННЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ
(57)Изобретение относитс к вычислительной технике и предназначено дл записи и контрол различных типов программируемых посто нных запоминающих устройств (ППЗУ) на мик- роЭВМ. Целью изобретени л етс
повышение надежности и расширение области применени за счет увеличени типов программируемых посто нных запоминающих устройств. Устройство обеспечивает следующие режимы работы: Запись, Проверка записи, Контрольное чтение, Блочное стирание и Проверка незапрограммированного ПТТЗУ на чигтоту. При работе ЭВМ производит несколько обращений к устройству (операции ввода-вывода). При обращении A-IN первый информационный вход работает на ввод данных из внешнего устройства, а обращение A-OUT обеспечивает вывод данных на периферийное устройство. 3 з.п. ф-лы, 14 ил.
S
(Л
Изобретение относитс к вычислительной технике и предназначено дл записи и контрол различных типов программируемых посто нных запоминающих устройств (ППЗУ) па микроЭВМ.
Целью изобретени вл етс повышение производительности программировани за счет реализации м гкого режима записи и расширение области применени за счет увеличени типов программируемых посто нных запоминающих устройств.
На фиг.1 приведена функциональна схема предлагаемого устройства на фиг.2 и 3 - функциональные схемы коммутаторов св зи устройства с выводами ППЗУ; на фиг.4 - алгоритм жесткого программировани ППЗУ К573РФ4 и К573РФ6; на фиг.5 - алгоритм жесткого программировани ППЗУ 12716, К573РФ2, К573РФ5 , на фиг.6 - алгоритм жесткого программировани ППЗУ КМ558РРЗ, на фиг. 7 и 8 - алгоритм м гкого программировани ППЗУ 12732, 12764, 127128; на фиг.9и 10- алгоритм м гкого программировани ППЗУ 12764А, 127256J на фиг.11 - алгоритм проверки ППЗУ на чистоту перед записью , на фиг. 12 - алгоритм контрольной про ерки записи ППЗУ; на фиг.13 - алгоритм контрольного чтени запрограммированного ППЗУ, на фиг.14 - алгоритм блочного стирани ППЗУ КМ558РРЗ.
ОЭ
со
СП
ю
Устройство (фиг. 1) подключаетс к блоку 1 управлени и обработки,выполненному в виде мини- или микроЭВМ. и содержит регистр 2 старшего байта адреса, регистр 3 хранени , блок 4 пам ти протокола обмена, регистр 5 режима, цифроаналоговый преобразователь 6, с первого по третий коммутаторы 7 - 9 и четвертый коммута- тор 10.
Каждый из коммутаторов с первого по третий (фиг.2) выполнен в виде мультиплексора цифроаналоговых сигналов , аналоговый и цифровой входы которого вл ютс первым и вторым входами коммутатора, управл ющий вход и выход - одноименными входом и выходом коммутатора.
Четвертый коммутатор (фиг. 3) со- держит первый 11, второй 12 и третий 13 аналоговые ключи.
Устройство обеспечивает следую- дие режимы работы: Запись, Проверка записи, Контрольное чтение, Блочное стирание и Проверка незапрограммированного ППЗУ на чистоту. При работе ЭВМ производит несколь- со обращений к устройству (операции рвода-вывода). При обращении A-IN рервый информационный вход работает «а ввод данных из внешнего устройства , а обращение A-OUT обеспечивает вывод данных на периферийное устройство .
Перед началом любого цикла производитс установка режима работы в соответствии с ТУ данного ППЗУ.
Включение напр жени питани и его величина обеспечиваютс подачей сиг- налов на соответствующие входы регистра 5 и регистра 2.
Напр жение программировани и его величина устанавливаютс подачей сигналов на соответствующие информацией- ные входы регистра 2, регистра 3 и ре регистра 5. Подачей соответствующих значений на входы регистра 5 устанавливаютс сигналы Выбор кристалла, Разрешение выдачи данных, Про- граммирование.
Работа в режиме Запись (Программирование ) происходит в соответствии с алгоритмами, показанными на фиг.4-10.
Запись в ППЗУ может проходить в режиме так называемого жесткого (с фиксированной временной выдержкой) или м гкого (с мен ющимс временем)
программировани . Кроме того, процес записи может идти с предварительной сверкой содержимого каждой программируемой чейки ППЗУ с записываемым байтом, последующей проверкой записанного байта, а по окончании записи - блочной проверкой всего записанного . Другой вариант - запись всех байтов с последующей контрольной проверкой всего записанного.
На фиг.4 показан алгоритм жесткого программировани с побайтовой проверкой дл ППЗУ К573РФ4 и К573РФ6
Первое обращение - ввод (A-IN) - обеспечиваетс вызовом функции исходного состо ни .
Следующий этап - выбор режима работы согласно ТУ ППЗУ:
посредством коммутатора 10 устаналиваетс и подаетс напр жение питани ,
посредством коммутатора 9 включаетс , устанавливаетс и подаетс напр жение записи{
подаютс сигналы низкого уровн на выводы выбора кристалла и разрешени выдачи данных и высокого уровн на вывод программировани
вводитс временна задержка Т1 дл установки параметров.
Загружаетс адрес записываемого байта и проводитс сравнение содержимого соответствующей чейки программируемого ППЗУ с этим байтом. Если этот байт записан в чейке ППЗУ то загружаетс следующий и оп ть производитс проверка. Если чейка свободна , производитс установка - вывод (A-OUT), выключаетс сигнал разрешени выдачи данных, после чего адрес записываемого байта подаетс на второй информационный вход (адресный ), а его содержимое - на первый информационный вход (байт в ППЗУ). Сигнал программировани устанавливаетс равным нулю, и информаци записываетс в течение времени Т2, после чего подаютс сигнал программировани высокого уровн и сигнал разрешени выдачи данных низкого уровн , устанавливаетс A-IN (ввод), производитс сравнение записанного байта с оригиналом и в случае ошибки выдаетс звук-сигнал, на консоли по вл етс объ вление ошибки, а при выходе в ГЛАВНОЕ МЕНЮ в информационной строке по вл етс адрес чейки, в которой происходило обращение в
последний раз, т.е. адрес плохого байта. В случае удачной проверки загружаетс следующий байт и операци повтор етс . По окончании записи всех байтов выдаетс звук-сигнал, снимаетс напр жение программировани и вызываетс функци контрольной проверки всей записи, алгоритм которой представлен на фиг.12. После удачной проверки система выходит в ГЛАВНОЕ МЕНЮ, где информационна строка содержит адрес последнего байта . При обнаружении в процессе проверки ошибки оп ть выдаетс звук- сигнал, объ вл етс ошибка.
На фиг.5 и 6 показаны алгоритмы жесткого программировани ППЗУ 12716, К573РФ2, К573РФ5 (фиг. 5) и КМ558РРЗ (фиг. 6).
В этих случа х запись информации блочна . Устанавливаетс нужный режим программировани согласно ТУ ППЗУ,- затем проводитс полный цикл записи всех байтов, после чего устанавливаетс режим ввода (A-IN), снимаетс напр жение программировани и провер етс записанна информаци . В случае удачно прошедшей записи система выходит в ГЛАВНОЕ МЕНЮ, нет - выдаетс сообщение об ошибке.
На фиг.7-10 представлены алгоритмы м гкого программировани дл ППЗУ 12764, 12732, 127128 (фиг. 7 и 8) и 12764А и 127256 (фиг. 9 и 10) Принципиальное начало программировани совпадает с алгоритмом фиг. 4. Отличие в процессе записи. Задаетс максимальное число циклов записи X 15 (фиг. 7 и 8) и X 25 (фиг.9 и 10). Перва запись байта длитс Т2 1 мс. После записи происходит уменьшение X (ДЕКРЕМ. X) и проверка (X 0). Если. X 0, байт провер етс и в случае ошибки вновь записываетс со временем Т2 1 мс. Цикл повтор етс до тех пор, пока байт не запишетс или X не станет равным нулю . Если байт записалс при X О, проводитс повторна запись байта со временем ТЗ, равным 4 (15-Х) мс (фиг. 7 и 8) или 3 (15-Х) мс (фиг.9 и 10), затем загрузка адреса следующего байта. При X 0 происходит либо запись байта со временем ТЗ 4 (15-Х) мс и с последующей его проверкой (фиг.7 и 8), либо сначала проверка записанного байта и в случае удачи его запись со временем ТЗ 1
6352076
(25-Х) мс (фиг. 9 и 10). Если проверка прошла удачно, загружаетс следуюЕсли
щий адрес и цикл повтор етс . нет, выдаетс сообщение об ошибке. После записи всех байтов вызываетс функци проверки всей информации и, если все в пор дке, система выходит в ГЛАВНОЕ МЕНЮ, где в информационной 10 строке содержитс число запрограммированных чеек ППЗУ.
Перед началом записи желательно провести проверку чистого ППЗУ. Это делает функци программы, алго- 15 ритм которой представлен на фиг.11. Дл удобства пользовател в программе есть такой режим, где сначала осуществл етс проверка на бланк а затем запись.
20 Алгоритм проверки записи (тестировани ) представлен на фиг.12. Тестирование - самосто тельный режим работы устройства, к которому scei- да происходит обращение по окончании 25 записи информации.
Алгоритм контрольного чтени запрограммированного ППЗУ представлен на фиг.13. В этом режиме первый информационный вход работает на ввод 30 данных (A-IN). После установки нужного режима производитс побайтна запись из ППЗУ в пам ть, а затем на диск. По окончании записи выход в ГЛАВНОЕ МЕНЮ.
На фиг.14 приведен алгоритм блочного стирани ППЗУ КМ558РРЗ. Устанавливаютс напр жение программировани 24V, сигнал разрешени стирани низкого уровн и сигналы выбора кристалла , разрешени выдачи данных и программировани высокого уровн . Затем на вывод выбора кристалла подаетс сигнал, равный нулю за врем ТЗ 5 мс. На всех информационных (числовых) входах устанавливаетс напр жение 24V и происходит блочное стирание информации. Подачей на вывод выбора кристалла сигнала высокого уровн стирание прекращаетс . Затем подаютс напр жение программировани 18V и сигнал выбора кристалла низкого уровн на врем Т4 19 с, после чего производитс проверка очищенной микросхемы.
Предлагаемое устройство вместе с прилагаемым программным обеспечением имеет р д преимуществ по сравнению с прототипом. Наличие м гкого режима записи, расширение области при35
40
45
50
55
менени за счет увеличени типов программируемых посто нных запоминающих устройств и возможность программного выбора ППЗУ существенно убыстр ют процесс программировани программируемых посто нных запоминающих устройств.
Claims (4)
1. Устройство дл программировани посто нных запоминающих устройств содержащее регистр старшего байта адреса и три коммутатора, выходы которых вл ютс выходами устройства , отличающеес тем, что, с целью расширени области применени за счет увеличени типов программируемых посто нных запоминающих устройств, в него введены регистр хранени , регистр режима, цифроанало- говый преобразователь и четвертый коммутатор, информационные входы регистров адреса и хранени вл ютс первой группой информационных входов-выходов устройства, входы записи регистров адреса и хранени , вход разрешени , информационный вход и адресные входы регистра режима вл ют- с второй группой информационных входов устройства, выход регистра хранени соединен с информационным вхо- дом цифроаналогового преобразовател , выход которого соединен с первыми ин- формационными входами с первого по третий коммутаторов, управл ющие входы которых, второй информационный вход первого коммутатора и первый и второй управл ющие входы четвертого коммутатора соединены с выходами соответствующих разр дов регистра режима , вторые информационные входы второго и третьего коммутаторов и третий управл ющий вход четвертого коммутатора соединены с выходами соответствующих разр дов регистра старшего байта, выходы соответствующих разр дов регистра старшего байта адреса и режима, выходы с первого по третий коммутаторов и первый и второй выходы четвертого коммутатора
вл ютс выходами устройства, вход сброса регистра режима вл етс входом начальной установки устройства.
2.Устройство по п.1, о т л и ч а- ю щ е е с тем, что, с целью повышени надежности, в него введен блок пам ти протокола обмена, информационный вход-выход которого вл етс первым информационным входом-выходом устройства, соответствующие разр ды адресного входа блока пам ти протокола обмена вл ютс соответствующими разр дами информационного входа н второго информационного входа-выхода устройства, вход Выбор кристалла блока пам ти протокола обмена вл етс входом начальной установки устройства.
3.Устройство поп.1, о тли ч а- ю щ е е с тем, что каждый из коммутаторов с первого по третий выполнен на мультиплексорах цифроаналого- вых сигналов, аналоговый и цифровой входы которого вл ютс первым и вторым входами коммутатора, управл ющий вход и выход - одноименными входом и выходом коммутатора.
4.Устройство по п.1, о т л и ч а- ю щ е е с тем, что четвертый коммутатор содержит первый аналоговый ключ, информационные входы которого вл ютс входами дл подключени опорных источников напр жени , а управл ющий вход вл етс первым управл ющим входом коммутатора, второй аналоговый ключ, первый информационный вход которого соединен с выходом первого аналогового ключа, третий аналоговый ключ, первый информационный вход которого соединен с выходом второго аналогового ключа, который вл етс первым выходом коммутатора, выход третьего аналогового ключа вл етс вторым выходом коммутатора, управл ющие входы с первого по третий аналоговых ключей вл ютс с первого по третий управл ющими входами коммутатора, вторые информационные входы второго и третьего аналоговых ключей соединены с входом нулевого потенциала коммутатора.
Фие. 1
Фиг.2
и.
Напр, питани 1 упр-и
5V
2инФ
11
s6V
3 инф
г
Вкл /Выкл 2 упр - и
з
Адрес инф.
Фм.З
йа Агаот
3L
Напр жение питани оу Напр жение программигювани 21У
I
j Врем установки режима
.р
йЦ
.есть
-ЦАдрес оаЯтв дл записи
г
Сравнение с чейкой ППЗУ J 1 нет
IA-OUT j
Байт в ППЗУ ) J
Запись. Врем записи Т2 45нсек
Конец аапиен. А-1И
Сравнение записанного байта с оригиналом
ведао
Последний адрес I |да
1 Напр жение программировать 5V
Сравнение всех записанных байтов с оригиналом
верно
сод вТЛАВНОЕ НЕЮО
адрес последнего 5аита на консоль
« 12
Напр. пит.
Адр/напр. пит
13
i
О 5
гипиЛид
звук-сигнал
объ вление ошибки
выход в ГЛАВНОЕ MEHD
адрес плохого байта на консоль
ошибка
Нащ .жжение питани 5У Напр жение прсгрпмми ровани 24 V
| Врем установки режима Т1 1сек| IA-OUT I
Ц Адрес байта дл записи
Следующий j адрес
Байт в ППЗУ
I
Запись. Врем записи Т2 45мсек
Конец записи
нет
-{Последний адрес
. 1да
напр жение Программи ровани 5 V A-IN
-L
Сравнение всех записанных байтов с оригиналом
верно
Выход в ГЛАВНОЕ МЕНЮ
Адрес последнего байта на консоль
Напр -кение питани -5V Напр жение ппограммиповани -24У
{Врем установки режима |
Адрес байта дл записи) 1
Ьайт в ППЗУ
J
Запись. Врем записи ,ек
1
(Последний адрес | 1дд
Сравнение всех записанных
ЭаЯтов с оригиналом
i верно
Выход в ОДвМОБ МЕИО
Адрес последнего Сайта на консоль
-L
анных
ошибка
звук-сигнал
объ вление ошибки
РЫХОД в ГЛАВНОЕ МЕНЮ
адрес плохого байта на консдль:
Старт A-iff I
Ьайт в ППЗУ
J
Конец записи
Напр жение Лрограумировани «0
±
нных
ошибка
евук-сигнал
объ вление ошибки
ишо
адрес плохого байта на консоль
№
i
Напр жение питани 6У Напр жение программировани 21У
1
Г Врем установки режима Т1 1сек1
Адрес байта дл записи |
есть
| Сравнение с чейкой ППЗУ | I нет
1 5ЧЕ2
Байт в ППЗУ I
Запись. Врем записи Т2 Јмсек1
п
ошибка
Тнет
-| Проверка байта j I верно
|A-OUT - I Байт в 1ШЗУ
Запись. Врем записи (I5-xl
нет
h нет
ла
- |A-IN | J
-{Последний адресф Проверка байта
| да III
ШР
Тошибка
Фиг.7
щ
п
ла
- |A-IN | J
Проверка
Проверка байт
ШР
Тошибка
121
Напр жение готани 6У Напр жение
программиррвани Г2,5У
| Врем установки режима TI«I caj
г
{Адрес байта дл записи |
{Сравнение с чейкой шау | i нет
f
| Байт в ППЗУ | J Запись .Врем записи Т2 1мсек |
ошибке
{Запись/Врем записи (25-X)J
нет
- Последний адрес
Гда 111
Фиг.8
f
-HA-OUT j
| Байт в ППЗУ | Jрем записи Т2
-НЕЮ
Продерка байга|
верно
ошибке
{Байт в ППЗУ
121
m
i да
Напр жение питани 5У Напр жение программировани 5У
I
Сравнение всех записанных байтов с оригиналом
Тй
верно
Выход в ГЯАЙНОС МСНЮ
ic последнего байта на консоль
Фиг. 10
Старт| A-INJ
Iл
становка режима согласно ТУПГЩ
Врем установки режима Т«С сек }
Г
| Первый адрес ППЗУ | Р
II
рка на
с
I WCfOfy
нет
ter.II
121
ошибка
звук-сигнал
объ вление ошибки
Зьосод в
п п ntf )
адрес плохого байта на консоль
нет
звук-сигнал
объ вление ошибки
1ЫХОД
ЖйН.
МЕНЮ
Установка режима согласно ТУППЗУ}
|
Врем установки режима сек |
1
Текущий адрес чейки пам ти J
Сравнение с чейкой ППЗУ
ШТПУП
| хорошо
{Последний адрес
Адрес последнего байта на консоль
Возвр. в швы, еню
I,
Установка режима согласно ТУ ППЭУ
i
| Врем установки режима сек I
Адрес первой чейки ППЗУ
Следующий адрес
нет
| Последний адресу 1да
ШТПУП
ЗВУК-СИЛИЩ
объ мвнмв ошибки
Вот
В
.
Фиг.12
Старт A-IN
Чтение окончено
Адрес последнего байта на консоль
Выход в ГЛ.МЕНЮ
tor. 13
Старт A-Ifi
Напр жение питани 5У Напр жение Программировани 24 V
I
| Установка режима согласно ТУ ППЗУ|
I Врем установки сеж
Стирание Т2 5мсек | I Конец |
апр жение программировани У, Т1|
1 ;
Стирание Т3 19сек | |Крнец I
Г
Проверка Чистоты ППЗУ
Фиг.14
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894630133A SU1635207A1 (ru) | 1989-01-16 | 1989-01-16 | Устройство дл программировани посто нных запоминающих устройств |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894630133A SU1635207A1 (ru) | 1989-01-16 | 1989-01-16 | Устройство дл программировани посто нных запоминающих устройств |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1635207A1 true SU1635207A1 (ru) | 1991-03-15 |
Family
ID=21419545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894630133A SU1635207A1 (ru) | 1989-01-16 | 1989-01-16 | Устройство дл программировани посто нных запоминающих устройств |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1635207A1 (ru) |
-
1989
- 1989-01-16 SU SU894630133A patent/SU1635207A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6968435B2 (en) | Non-volatile semiconductor memory device | |
KR20000068426A (ko) | 프로그램 가능한 불휘발성 메모리 장치 및 그것을 사용한 마이크로컴퓨터 | |
US5880992A (en) | Electrically erasable and programmable read only memory | |
SU1635207A1 (ru) | Устройство дл программировани посто нных запоминающих устройств | |
JPH05324000A (ja) | 半導体メモリを用いる音声記録装置 | |
US5239656A (en) | Semiconductor memory device for self-correcting data output errors by taking the logical product of first and second identical data outputs | |
KR20010076325A (ko) | 반도체 집적회로 | |
JP2000066949A (ja) | データ記録再生装置およびデータ記録再生装置のメモリアクセス方法 | |
JPS5846786B2 (ja) | 円筒磁区記憶装置 | |
JPH022435A (ja) | 半導体不揮発性記憶装置 | |
JP3767646B2 (ja) | 電動機制御定数の設定記憶装置を備えた電動機制御装置 | |
JPH0581145A (ja) | Eepromへのデータ書き込み回路 | |
JP2978645B2 (ja) | 半導体集積回路 | |
JPH0547189A (ja) | メモリカード装置 | |
JP3455297B2 (ja) | 試験パターン発生器 | |
JPH0798991A (ja) | 不揮発性半導体記憶装置 | |
JPH05134928A (ja) | メモリ装置 | |
JPH0391853A (ja) | 不揮発性メモリ回路 | |
JPH0267977A (ja) | メモリ試験装置 | |
JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
KR100223652B1 (ko) | 메모리장치에 있어서 2비트메모리를 1비트메모리로 사용하기위한 방법 및 장치 | |
JPH07182880A (ja) | 不揮発性半導体メモリおよびその不揮発性半導体メモリを使用した記憶装置 | |
JPH11120800A (ja) | フラッシュメモリ内蔵情報処理システム | |
JPH11272643A (ja) | マイクロコンピュータ | |
JPH07111838B2 (ja) | 不揮発性メモリの内部状態検出回路 |