SU1509880A1 - Устройство дл вычислени функций синуса и косинуса - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  вычислени  функций синуса и косинуса в цифровых системах переработки информации. Цель изобретени  состоит в повышении быстродействи  устройства за счет сокращени  количества этапов вычислени  функции. Поставленна  цель достигаетс  тем, что устройство, содержащее два элемента ИЛИ, четыре элемента И, сумматор по модулю два, мультиплексор, блок вычислени  полинома и регистр аргументов, снабжено регистром приведенного аргумента. 1 ил.

Description

Изобретение относитс  к вычислительной технике и может найти применение при создании специализированных систем переработки, информации.

Целью изобретени   вл етс  повышение быстродействи .

На чертеже дана блок-схема устройства .

Устройство содержит элементы ИЛИ 1 и 2, элементы И 3-6, сумматор 7 по модулю два, коммутатор 8, блок 9 вычислени  полинома, регистр 10 аргумента , младшие разр ды 11 регистра аргумента, регистр 12 приведенного аргумента, мантиссу 13 регистра приведенного аргумента, входы 1 и 15 режимов вычислени  синуса и косинуса, знаковый разр д 16 регистра приведенного аргумента, вход 17 аргумента бло- ка вычислени  полиномов, вход 18 установки и выход 19.

Представим аргумент х в виде

X ZITx, где ,l.

Так как в устройстве действи  производ тс  над числами в обратном коде с зап той, фиксированной перед старшим разр дом, то аргумент записываетс  следующим выражением:

- Гх при х: 0;, ч.

L 1 + (1 |xj) при , - где п - число разр дов мантиссы аргумента .

Выражение (1 - 2 -/х|) соответствует формуле приведени  отрицательного угла к его положительному значению , поэтому выражение (1) принимает

„

при X 0;

{ 2 - /х( при х О,

(2)

:л

эо

90

О

т.е. Хое

С0,1.

Положительные углы представл ютв виде

х„ X

+ +

2- ,

где X, - первый старший разр д аргумента ;

х„ щвторои старший разр д аргумента;

младшие разр ды аргумента. Формируем код приведенного аргумента Z в виде

Z signZ+ Z, (3) где величины sign Z и Z, наход тс  в соответствии с формулами приведени : при вычислении функции sinx

& X,

7

п

V2

m 2

-пл-г

-n+l

, 0; -W

, если к, и) 1, . (5) где знак () -означает сложение по модулю два

X - инверси  X

при вычислении функции cos х

-

- х,.22

-h-i-2

+2

если если

1

1; 0.

Тогда вычисление функций sin cos X сводитс  к вычислению фу

Т sin - Z.

7

Функци  sin - 7 вычисл етс 

полинома по вычислительной схем нера

9880

(5) сигнал, который через элемент ИЛИ 2 поступает на знаковый разр д 1б регистра 12 приведенного аргумента.

На регистре 12 приведенного аргу- . мента формируетс  код согласно формуле (З) приведенного аргумента.

При вычислении функции косинуса единичный сигнал подаетс  на вход 15,

Q по которому на управл ющем входе коммутатора 8 формируетс  сигнал, по которому на выходе коммутатора 8 формируетс  значение мантиссы в соответствии с формулой (6), а в знаковый

15 разр д 16 регистра 12 приведенного аргумента заноситс  код в соответствии с формулой (7)%

Таким образом, на регистре 12.приведенного аргумента согласно форму20 ле (3) формируетс  значение приведенного аргумента соответствующей тригонометрической функции.

По сигналу на входе 18 устройства, поступающему на вход блока 9 вычисле25 ни  полинома, согласно формуле (8) формируетс  значение полинома, которое соответствует приближению к вычисл емой функции.

Claims (1)

1. 30 Формула из обретени 

   sin о Z

   а, + Z(a, +

   Z(a,

   + Z(;

   К-1

   + Za)...)),

   где а- коэффициенты полинома; k - степень полинома.

   Таким образом, алгоритм вычислени  функций six X, cos х включает определение по соответствующим формулам (3-7) значени  приведенного аргумента Z, вычисление полинома вида (8) от функции Z.

   Устройство работает следующим образом .

   В исходном .состо нии на регистр 10 аргумента записан код аргумента х. При вычислении функции синуса на вход И подаетс  единичный сигнал. При этом сигнал, соответствующий выражению (7), с выхода сумматора 7 по модулю два через элементы И 5 и ИЛИ 1 поступает на управл ющий вход коммутатора В, на выходе которого формируетс  значение мантиссы приведенного аргумента в соответствии с формулой (k), которое пост.упает на входы мантиссы 13 регистра 12 приведенного аргумента. Кроме того, по сигналу на входе 1k на выходе элемента И 3 формируетс  в соответствии с формулой

   35

   40

   45

   50

   55

   Устройство дл  вычислени  функций синуса и косинуса, содержащее регистр аргумента, коммутатор, сумматор по МОДУЛЮ два, четыре элемента И, два элемента ИЛИ и блок вычислени  полинома , причем выход младших разр дов регистра аргумента соединен с информационным входом коммутатора, от- личающеес  тем, что, с целью повышени  быстродействи , в него введен регистр приведеного аргумента , причем выходы двух старших разр дов регистра аргумента соединены с первым и вторым входами сумматора по модулю два, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены с входами соответственно первого и второго элементов ИЛИ, выходы которых подключены соответственно к управл ющему входу коммутатора и входу знакового разр да регистра приведенного аргумента, выход старшего разр да регистра аргумента соединен с инверсным входом третьего элемента И и первым входом четвертого элемента И, выход , которого соединен с вторым входом второго элемента ИЛИ, выход третьегоэлемента И соединен с вторым входом первого элемента ИЛИ, вход режима вычислени  синуса устройства соединен с вторыми входами первого и четверто-. го элементов И, вход режима вычислени  косинуса устройства соединен с пр мым входом третьего элемента И и вторым входом второго элемента И, вы1509880

   ход коммутатора соединен с информационным входом регистра приведенного угла, выход которого соединен с входом аргумента блока вычислени  полинома , вход сброса которого соединен с входом сброса устройства, выход которого соединен с выходом блока вычислени  полинома.