SU1487085A1

SU1487085A1 - Устройство для устранения избыточности циклической информации

Info

Publication number: SU1487085A1
Application number: SU874358249A
Authority: SU
Inventors: Arkadij N Myalik; Aleksandr I Danilin; Anatolij V Zherebtsov
Original assignee: Arkadij N Myalik; Danilin Aleksandr; Anatolij V Zherebtsov
Priority date: 1987-11-19
Filing date: 1987-11-19
Publication date: 1989-06-15

Description

Изобретение относится к телеметрии и может использоваться в вычислительных системах. С приходом импульса "Запуск" устройство обеспечивает пословный прием циклической информации в регистр 9, перезапись ее в регистр 10 для последующей за·? писи в блок 11 памяти при несовпадении каждого принятого слова информации текущего цикла с соответствующим словом предыдущего цикла, хранимым в блоке 11 памяти, что позволяет повысить информативность устройства. Устройство содержит блок 1 управления, триггеры 2, 6, элементы ИЗ, 7 счетчики 4, 5 импульсов,, регистры 8-10, блок 11 памяти, блок 12 элементов И, блок 13 сравнения и формирователь 14 импульсов. 1 ил.

8и„„ 1487085 А1

3

1487085

4

Изобретение относится к телеметрии и может использоваться в вычислительных системах.

Целью изобретения является повышение информативности устройства.

На чертеже представлена функциональная схема предлагаемого устройства .

Устройство содержит блок 1 управления, выполненный на первом триггере 2, первом элементе И 3, первом и втором счетчиках 4 и 5 импульсов и втором триггере 6, второй ' элемент И 7, второй и первый регистры 8 и 9 сдвига, третий регистр 10 памяти, блок 11 памяти, блок элементов И 12, блок 13 сравнения и формирователь 14 импульсов.

Устройство работает следующим образом.

Импульсы запуска поступают на установочные входы счетчика 4 длины кодовой информации, счетчика 5 количества слов в цикле, устанавливая их в исходное состояние, и вход установки в единицу триггера 2, разрешая прохождение тактовых импульсов, к которым привязаны импульсы информации, через элемент И 3 на вход циклического счетчика 4, который обеспечивает первоначальную задержку появления сигнала на его выходе, необходимую для заполнения регистра 9. Циклический счетчик 4 выдает импульсы с периодом следования слов в циклической последовательности информации, поступающей на вход устройства. Эти импульсы используются для считывания информации из блока 11 памяти регистра 9, а также устанавливают . триггер 6 в единичное состояние, открывая на все время цикла элемент И 7 и блок элементов И 12.

Последовательность импульсов с выхода счетчика 4 поступает на вход циклического счетчика 5, на выходе которого формируется импульс конец цикла, поступающий на входы установки в ноль триггеров 2 и 6, закрывая элементы И 3 и 7, на этом цикл работы заканчивается. С вторых выходов счетчика 5 снимается параллельный потенциальный код, используемый устройством как адрес данных в блоке 11 памяти.

С информационного входа устройства на вход регистра 9 поступает циклическая кодовая информация, которая

записывается в него и продвигается на выход тактовыми импульсами, поступающими на тактовый вход устройства. Количество разрядов регистра 9 равно длине кода слова принимаемой информации .

При заполнении регистра 9 блок 1 управления вьдает сигнал, по которому записанный код из регистра 9 переписывается в регистр 10. По этому же сигналу блок 11 памяти вьдает код данных, снимаемых с выходов счетчика 5. Адрес данных соответствует номеру слова в циклической информации, подаваемой на вход устройства, код которого записан в регистре 9. При наличии сигнала разрешения на выходе триггера 6 тактовые импульсы через элемент И 7 поступают на регистр 8 и продвигают записанную информацию на вход блока элементов И 12, с выхода которого импульсные последовательности информационного и эталонного кодов поступают на блок 13 сравнения. Блок 13 сравнения вьдает сигнал "1" всякий раз при значении кода информации большим или меньшим значения эталонного кода, и сигнал "0" при значении кода информации, равном эталонному коду. Таким образом, при несовпадении кода информации и эталонного кода блока 13 сравнения выдает сигнал на формирователь 14, который выдает сигнал записи с регистра 10,' в блок 11 памяти на место считанного регистра 8 эталонного кода. При совпадении кода информации с эталонным кодом запись кода информации в блок 11 памяти не производится .

Таким образом, по приходу импульса "Запуск” устройство обеспечивает синхронизацию принимаемой циклической информации по словам, считает номера поступающих слов, обеспечивает прием слов в регистр 9, последовательное запоминание каждого принятого слова в регистре 10 для последующей записи в блок 11 памяти при отрицательном результате сравнения каждого слова принимаемой циклической информации с соответствующим словом, хранимым в блоке 11 памяти .

Claims

Формула изобретения

Устройство для устранения избыточности циклической информации, содер5

жащее первый, второй и третий регистры, первый триггер, информационный вход первого регистра и вход установки в "1" первого триггера являются соответственно информационным входом и входом пуска устройства, и блок сравнения, отличающееся тем, что, с целью повышения информативности устройства, в него введены элементы И, счетчики, второй триггер, блок памяти, блок элементов И и формирователь импульсов, выход .первого триггера соединен с первым входом первого элемента И, выход которого соединен со счетным входом первого счетчика, выход которого соединен со счетным входом второго счетчика, входом установки в "1" второго триггера, первым управляющим входом блока памяти и управляющим входом первого регистра, установочные входы первого и второго счетчиков объединены и подключены к входу "Пуск” устройства, первый выход второго счетчика соединен с входами установки в "О" первого и второго триггеров, выход второго триггера соединен с первыми входами блока элементов И и второго элемента И, выход которого соединен с тактовым входом второго

1487085 6

регистра, выход второго регистра и первый выход первого регистра соединены соответственно с вторым и тре_ тьим входами блока элементов И, пер5 „

выи и второй выходы которого соединены соответственно с первым и вторым входами блока сравнения, выход которого соединен с входом формироЮ вателя импульсов, выход которого сое динен с управляющим входом третьего регистра, вторым управляющим входом блока памяти и является управляющим выходом устройства, выходы

15 блока памяти соединены с соответствующими информационными входами второго регистра, вторые выходы второго счетчика соединены с соответствующими адресными входами блока памяти и

20 являются адресными выходами устройства, вторые входы первого, второго элементов И и тактовый вход первого регистра объединены и являются тактовым входом устройства, вторые вы25 ходы первого регистра соединены с соответствующими информационными входами третьего регистра, выходы которого соединены с соответствующими информационными входами блока

30 памяти и являются информационными выходами устройства.