SU997027A1 - Устройство дл определени минимального числа - Google Patents

Устройство дл определени минимального числа Download PDF

Info

Publication number
SU997027A1
SU997027A1 SU813310244A SU3310244A SU997027A1 SU 997027 A1 SU997027 A1 SU 997027A1 SU 813310244 A SU813310244 A SU 813310244A SU 3310244 A SU3310244 A SU 3310244A SU 997027 A1 SU997027 A1 SU 997027A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
counter
trigger
output
inputs
Prior art date
Application number
SU813310244A
Other languages
English (en)
Inventor
Альберт Моисеевич Ферберов
Original Assignee
Харьковский Филиал Всесоюзного Научно-Исследовательского Института Литейного Машиностроения,Литейной Технологии И Автоматизации Литейного Производства
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Филиал Всесоюзного Научно-Исследовательского Института Литейного Машиностроения,Литейной Технологии И Автоматизации Литейного Производства filed Critical Харьковский Филиал Всесоюзного Научно-Исследовательского Института Литейного Машиностроения,Литейной Технологии И Автоматизации Литейного Производства
Priority to SU813310244A priority Critical patent/SU997027A1/ru
Application granted granted Critical
Publication of SU997027A1 publication Critical patent/SU997027A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

a выходы - с входами разр дов втор счетчика, выходы разр дов которого соединены с вxoдa ш элемента И-НБ, выход которого соединен с вторым входом первого элемента И, управл  |1аий вход устройства соединен со сче ным входом первого триггера и входом установки второго счетчика в нулевое состо ние, устройство содер жит элемент задержки, информационны -вход устройства соединен с третьими входами элементов ИЛИ-НЕ группы и первым входом второго элемента И, второй вход которого соединен с нулевым выходом второго триггера, а выход - со счетным входом второго триггера, входом установки первого счетчика в нулевое состо ние и входом элемента задержки, выход которого соединен с входом установки млад1 его разр да первого счетчика в-единичное состо ние, управл ющий вход устройства соединен с входом установки второго триггера в нулевое состо ние. На чертеже представлена блоксхема устройства, Устройство содержит счетчики 1 и 2, счетные триггеры 3 и 4, элемен ты И 5, б, группу элементов ИЛИ-НЕ элемент И-НЕ 8, элемент задержки 9 информационный вход 10, управл ющий вход 11, причем информационный вход устройства 10 соединен с первыми входами элементов И 5 и б, входом установки триггера 3 в нулевое состо ние, первыми входами элементов ИЛИ-НЕ группы 7, выход элемента И 5 соединен со счетными входами счетчиков 1 и 2, выходы раз р дов счетчика 1 соединены с вторыми входами элементов ИЛИ-НЕ группы 7, третьи входы которых соединены с нулевым выходом триггера 3, а выходы - с установочными входами счетчика 2, выходы разр дов которого соединены с входами Элемента И-НЕ 8, выход которого соединен с вторым входом элемента И 5. Управл ющий вход 11 устройства соединен со счетным входом триггера 3, входом установки в нулевое состо ние счетчика 2 и триггера 4, нулевой выход последнего соединен с вторым входом элемента И 6, выход которого соединен со счетным входом триггера входом установки в нулевое состо ни счетчика 1, входом элемента задержки 9, выход которого соединен с вхо дом установки в единичное состо ние младшего разр да счетчика 1. Устройство работает следующим об разом. Перед поступлением на информационный вход 10 устройства первого числа во всех разр дах счетчика 1 записываютс  единицы, триггер 3 устанавливаетс  в нулевое состо ние. Числа поступают в число-импульсном коде и отдел ютс  друг от друга сигналом на управл ющем входе 11, Импульс, поступающий на управл ющий вход 11, своим передним фронтом устанавливает.в нулевое состо ние, счетчик 2 и счетный триггер 4, Задний фронт этого импульса, воздейству  на счетный вход счетного триггера 3, устанавливает его в единичное состо ние. Сигнал логического нул  с нулевого выхода счетного триггера 3, соединенного с входами группы элементов ИЛИ-НБ 7, разрешает перезапись числа в обратном коде из счетчика 1 в счетчик 2. Таким образом, в cчeтчиke 2 остаетс  записанным число нуль; на выходе элемента И.-НЕ 8, соединенном с вторым входом элемента И 5, будет сигнал логической единицы. Первый импульс первого числа, поступающий на информационный вход 10, воздейству  на третьи входы группы элементов ИЛИ-НЕ 7, предотвращает перезапись числа из счетчика 1 в счетчик 2 и устанавливает счетный триггер 3 в нулевое состо ние. По вление единичного сигнала на нуле- , вом выходе счетчика триггера 3 предотвращает перезапись числа из счетчика 1 в счетчик 2 после окончани  импульса на информационном входе 10. Этот импульс через элемент И б своим передним фронтом устанавливает в нулевое состо ние счетчик 1 и через элемент задержки 9 записывает в счет чике 1 единицу. Задний фронт этого импульса через элемент И 6 устанавливает триггер 4 в единичное состо ние, Сигнал логического нул  с нулевого выхода(.,триггера 4, поступив на второй вход элемента И б, запрещает прохождение последующих импульсов, по-. ступающих на информационную шину Ю и на входы счетчика 1 и триггера 4. Через элемент И 5 первый импульс поступает на счетный вход счетчика 2 и записываетс  в нем. Таким образом, первый импульс, поступивший на информационную шину 10, оказываетс  записанным в счетчиках 1 и 2, Второй и последуювде импульсы поступают на счетные входы . счетчиков 1 и 2 через элемент И 5. Второй импульс, поступивший на управл ющий вход 11 (в описанном пор дке ) устанавливает в нулевое состо ние счетчик 2, триугер 4; триггер 3 устанавливаетс  в единичное состо ние . После этого первое число из счетчика 1 переписываетс  в обратном коде в счетчик 2. Первый импульс второго числа, поступивший на информационный вход 10 (как описывалось ) , записываетс  в младшем разр де счетчика 1 и увеличивает содержимое счетчика 2 на единицу.
Если второе число больше первого, то К-й импульс; где К - число, записанное в счетчике 1, поступив в счётчик 2, вызывает установку единичных значений во всех его разр дах, при этом иа выходе элемента. И-НЕ 8 будет сигнал логического иул , который закрывает элемент И 5 и запрещает дальнейшее поступление импульсов второго числа на сч&тиыв входт счетчико 1 и 2. Сле оват.@льно, из чисел, подан шах на информационный вход 10, в счетчике 1 оказываетс  записанным меньшее число - первое.
Если третье число оказываетс  меньше первого, оно полностью загшсываетс  в счетчике 1, поскольку количество поступиЕ1Ших в счетчик 2 импульсов недостаточно дл  установлени  всех его разр дов в единичное состо ние.
Таким образ , из трех поданных на информационный вход 10 чисел в счетчике 1 оказываетс  записанньт наинюньшее - третье.

Claims (2)

  1. Использование сум11в1рующих двоичных счетчиков (а не реверсивных двоичных счетчиков), равно как исключение из устройства кшогораэр дного узла равнозначности с учетом упроцени  схемы считывани  числа аследствие его запоминани  в заранее .определенном счетчике, позвол ет упростить устройство, а значит уменьшить стоимость устройства. Формула изобретени  Устройство дл  определени  мини мального числа, содержащее два счет чика, два счетных триггера, элементы И, И-НЕ, группу элементов ИЛИ-НЕ, причем вход установки первого триггера в нулевое состо ние и первый вход первого элемента И соединены с информационным входом устройства, выход первого элемента И соединен со счетными входами первого и второго счетчиков, выходы разр дов первого счетчика соединены с первыми входами элементов ИЛИ-НЕ группы, вторые входы которых соединены с нулевым выходом первого триггера, а выходы - с входами разр дов второго счетчика, выходы разр дов которого соединены с входами элемента И-НЕ, выход которого соединен с вторым входом первого элемента И, управл ющий вход устройства соединен со счетным входом первого триггера и входом установки второго счетчика в нулевое состо ние, отличающеес  тем, что,
    с целью упрощени  устройства, оно содержит элемент задержки, информационный вход устройства соединен с третьими входами элементов ИЛИ-НЕ i группы и первым входом второго элемента И, второй вход которого соединен с нулевым, выходом второго триггера , а выход - со счетным входом второго триггераj входом установки первого счетчика в нулевое состо ние
    -и входом элемента задержки, выход коiTOporo соединен с входом установки
    младшего разр да первого счетчика
    в единичное состо ние, управл ющий
    вход устройства соединен с входом
    установки второго триггера в нулевое состо ние. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 351212, кл. G Об F 7/02, 1971.
  2. 2.Авторское свидетельство СССР 531150, кл. .G 06 F 7/02, 1974 (прототип).
    ZH
SU813310244A 1981-07-02 1981-07-02 Устройство дл определени минимального числа SU997027A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813310244A SU997027A1 (ru) 1981-07-02 1981-07-02 Устройство дл определени минимального числа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813310244A SU997027A1 (ru) 1981-07-02 1981-07-02 Устройство дл определени минимального числа

Publications (1)

Publication Number Publication Date
SU997027A1 true SU997027A1 (ru) 1983-02-15

Family

ID=20966436

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813310244A SU997027A1 (ru) 1981-07-02 1981-07-02 Устройство дл определени минимального числа

Country Status (1)

Country Link
SU (1) SU997027A1 (ru)

Similar Documents

Publication Publication Date Title
SU997027A1 (ru) Устройство дл определени минимального числа
SU955031A1 (ru) Устройство дл определени максимального числа
SU1487085A1 (ru) Устройство для устранения избыточности циклической информации
SU1640822A1 (ru) Преобразователь частоты в код
SU572850A2 (ru) Устройство дл сохранени информации в блоке оперативной пам ти
SU913367A1 (ru) Устройство для сравнения двоичных чисел 1
SU798814A1 (ru) Устройство дл сравнени чисел
SU1644123A1 (ru) Устройство дл ввода информации
SU869034A1 (ru) Распределитель импульсов
SU395989A1 (ru) Накапливающий двоичный счетчик
SU1383345A1 (ru) Логарифмический преобразователь
SU397907A1 (ru) УСТРОЙСТВО дл ВОЗВЕДЕНИЯ В КВАДРАТ ЧИСЕЛ, ПРЕДСТАВЛЕННЫХ В УНИТАРНОМ КОДЕ
SU997038A1 (ru) Устройство дл контрол параллельного двоичного кода на четность
SU849200A1 (ru) Устройство дл определени экстре-МАльНыХ зНАчЕНий пОСлЕдОВАТЕльНОСТичиСЕл
SU999057A1 (ru) Устройство дл контрол параллельного двоичного кода на четность
SU708347A1 (ru) Устройство дл сравнений двоичных чисел с допусками
SU985827A1 (ru) Буферное запоминающее устройство
SU1167608A1 (ru) Устройство дл умножени частоты на код
SU750480A1 (ru) Устройство дл сравнени чисел с допусками
SU1725394A1 (ru) Счетное устройство
SU1064441A1 (ru) Формирователь длительности импульсов
SU907814A2 (ru) Генератор импульсов с управл емой частотой
SU534037A1 (ru) Счетчик импульсов
SU1571593A1 (ru) Устройство дл контрол цифровых узлов
SU940287A1 (ru) Перестраиваемый селектор импульсных последовательностей