SU1405054A1 - Squaring device - Google Patents

Squaring device Download PDF

Info

Publication number
SU1405054A1
SU1405054A1 SU864155217A SU4155217A SU1405054A1 SU 1405054 A1 SU1405054 A1 SU 1405054A1 SU 864155217 A SU864155217 A SU 864155217A SU 4155217 A SU4155217 A SU 4155217A SU 1405054 A1 SU1405054 A1 SU 1405054A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
input
elements
output
block
Prior art date
Application number
SU864155217A
Other languages
Russian (ru)
Inventor
Виктория Ильинична Галкина
Юрий Петрович Фирстов
Original Assignee
Московский Инженерно-Физический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Инженерно-Физический Институт filed Critical Московский Инженерно-Физический Институт
Priority to SU864155217A priority Critical patent/SU1405054A1/en
Application granted granted Critical
Publication of SU1405054A1 publication Critical patent/SU1405054A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в системах цифровой обработки сигналов. Цель изобретени  - повышение быстродействи  при одновременном сокращении аппаратурных затрат - достигаетс  тем, что устройство позвол ет осуществл ть одновременную обработку старших и младших разр дов. Четыре младших разр да результата получаютс  путем возведени  в квадрат трех младших разр дов аргумента в умножителе. В устройство введены блоки вычислени  группы старших и средних разр дов результата , представл ющие собой логические матрицы. 2 з.п. ф-лы, 3 ил. ФThe invention relates to computing and is intended for use in digital signal processing systems. The purpose of the invention is to increase the speed while reducing hardware costs, which is achieved by allowing the device to simultaneously process the higher and lower bits. The four lower order bits of the result are obtained by squaring the three lower order bits of the argument in the multiplier. Into the device, blocks of calculating a group of high and medium bits of the result are introduced, which are logical matrices. 2 hp f-ly, 3 ill. F

Description

4four

ОABOUT

СПSP

О СПAbout SP

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в распределенных многопроцессорных системах цифровой обра- борки сигналов.The invention relates to computing and is intended for use in distributed multiprocessor digital signal processing systems.

Цель изобретени  - повышение быстродействи  при одновременном сокращении аппаратурных затрат.The purpose of the invention is to increase speed while reducing hardware costs.

На фиг. 1 представлена структурна  схема устройства,; на фиг.2 и 3 - структурные схемы блоков вычислени  группы старших и группы средних разр дов результата, соответственно.FIG. 1 shows a block diagram of the device; Figures 2 and 3 are block diagrams of computing the group of seniors and the group of average bits of the result, respectively.

Устройство содержит умножитель 1, блок 2 вычислени  группы старших разр дов , блок 3 вычислени  группы средних разр дов результата.The device contains a multiplier 1, a block 2 for calculating a group of high-order bits, a block 3 for calculating a group of average bits of a result.

Блок 2 содержит элементы 2И-11ПИ-НЕ 4 и 5, элементы И-НЕ 6-10, элементы И 11-22 и.ИЛИ 23-27. Блок 3 содержит элементы НЕ 28-32, элемент И-НЕ 33, элементы И 34-45, элементы ИЛИ 46-48 и ИСКЛЮЧАЮЩЕЕ 1ШИ 49-51.Block 2 contains elements 2I-11PI-NOT 4 and 5, elements AND-NO 6-10, elements AND 11-22 and. OR 23-27. Block 3 contains the elements NOT 28-32, the element AND-NO 33, the elements AND 34-45, the elements OR 46-48 and EXCLUSIVE 1, the 49-51.

Устройство работает следуюш;им об- разом.The device works as follows: im.

На блоки 2 и 3 поступает нормали-- зованна  мантисса двоичного числа. Рассмотрим работу блока 2 (фиг.2). Дл  по снени  функционировани  устройства в таблице дана распечатка нормализованных чисел X и Х в двоичном коде. Представленные числа X начинаютс  с 1. Элемент 4 сравнивает первые шесть разр дов числа X с числом 46 (101110). Если X больше или равно 46, то старший разр д функции Х равен 1, если меньше, то OVBlocks 2 and 3 receive the normalized mantissa of the binary number. Consider the operation of block 2 (figure 2). To clarify the operation of the device, the table shows a printout of the normalized numbers X and X in binary code. Presented numbers X begin with 1. Element 4 compares the first six bits of the number X with the number 46 (101110). If X is greater than or equal to 46, then the most significant bit of function X is equal to 1; if it is less, then OV

Рассмотрим ту область X, где перConsider the region X, where

Q Q

5 five

0 0

5 five

00

разр д функции равен 1, если меньше - то О. Таким же методом распознавани  можно последовательно опре- i делить четвертый и п тый разр ды функции.the function bit is 1, if it is less, then O. By the same method of recognition, the fourth and fifth bits of the function can be successively determined i.

Логическа  матрица (фиг.2) осуществл ет следующую функцию. ЭлементThe logical matrix (Fig. 2) performs the following function. Element

4сравнивает число X с числом 46 (101110). Если первый и второй разр ды числа X равны 1 или первый, третий , четвертый и п тый разр ды числа X равны 1, то первый разр д функции Х (пр мой выход элемента 4) равен 1. Если ни одно из этих двух условий не выполн етс , то первый разр д функции равен О. Элемент 5 сравнивает число X с числом 56 (111000). На выходе элемента 5 будет 1, если первые три разр да числа X равны 1 и первый разр д функции тоже равен 1. Если условие не выполн етс , то на пр мом выходе элемента4 compares the number X with the number 46 (101110). If the first and second bits of X are 1 or the first, third, fourth, and fifth bits of X are 1, then the first bit of function X (direct output of element 4) is 1. If none of these two conditions is executed, then the first bit of the function is O. Element 5 compares the number X with the number 56 (111000). The output of element 5 is 1, if the first three bits of the number X are 1 and the first bit of the function is also 1. If the condition is not met, then at the direct output of the element

5равен О. На выходе элемента 6 будет 1, если первый разр д функции Х равен О. Выходы элементов 5 и 6 соединены с входами элемента 7. Если на выходах хот  бы одного из элементов 5 или 6 стоит 1, то второй разр д функции Х равен 1. Аналогично наход т третий, четвертый и п тый разр ды функции Х.5raven O. The output of element 6 will be 1, if the first bit of function X is equal to O. The outputs of elements 5 and 6 are connected to the inputs of element 7. If the outputs of at least one of elements 5 or 6 are 1, then the second bit of function X equal to 1. Similarly, the third, fourth, and fifth bits of the function X are found.

вый разр д функции равен 1 . Если X больше или равен 56 (111000), то второй разр д функции равен 1, если меньше - то О. Если первый разр д функции Х равен О, то второй разр д об зательно равен 1. Дл  нахождени  третьего разр да рассмотрим ту область X, в которой первьм и второй разр ды функции Х равны 1. Если X больше или равен 60 (111100), то третий разр д функции равен 1, если меньше - то О. Рассмотрим ту об- ласть X, где первый и второй разр ды функции Х равны 1 и О соответственно . Если X больше или равен 51 (110011), то разр д функции равен 1, если меньше - то О. Рассмот- рим область X, в которой первый разр д функции равен О. Если X больше или равен 40 (101000), то третийThe function's digit bit is 1. If X is greater than or equal to 56 (111000), then the second bit of the function is 1, if less, then O. If the first bit of the function X is O, then the second bit is necessarily 1. To find the third bit, consider that area X, in which the first and second bits of the function X are equal to 1. If X is greater than or equal to 60 (111100), then the third bit of the function is equal to 1, if it is less, then O. Consider the region X, where the first and second bits The functions X are 1 and O, respectively. If X is greater than or equal to 51 (110011), then the bit of the function is 1, if it is less, then O. Consider the region X in which the first bit of the function is O. If X is greater than or equal to 40 (101000), then the third

Продолжение таблицыTable continuation

Рассмотрим работу блока 3 (фиг.З). Из таблицы можно определить, какие из шести разр дов числа X должны быть равны 1, чтобы получить, например, 1 в восьмом разр де функции, то либо комбинаци  100 четвертого п того и шестого разр дов числа X, либо комбинаци  101 или 011 третьего, четвертого и шестого разр дов числа X, Первую комбинацию можно реализовать на элементе И,с трем  входами, подава  на его входы четвертый разр д числа X и инверсии п того и шестого разр дов X. Втора  комбинаци  реализуетс  на элементах И и ИСКЛЮЧАЮЕЕ ИЛИ. На вход второго элементаConsider the operation of block 3 (fig.Z). It is possible to determine from the table which of the six bits of the number X must be equal to 1 in order to obtain, for example, 1 in the eighth bit of the function, then either a combination of 100 fourth and fifth bits of the number X, or a combination of 101 or 011 of the third, the fourth and sixth bits of the number X; The first combination can be implemented on the AND element, with three inputs, applying to its inputs the fourth digit of the number X and the inversion of the fifth and sixth bits of X. The second combination is implemented on the AND AND EXCLUSIVE OR elements. To the input of the second element

поступают третий и четвертый разр ды числа X, выход соедин етс  с одним из входов первого элемента, второй вход которого соединен с входом шестого разр да числа X. Выходы элементов И 40 и 45 подключаютс  к входам элемента ИЛИ 48, выход которого  вл етс  вь ходом восьмого разр да 0 функции. Аналогично определ ютс  седьмой и восьмой разр ды функции.the third and fourth bits of the number X are received, the output is connected to one of the inputs of the first element, the second input of which is connected to the input of the sixth digit of the number X. The outputs of the AND elements 40 and 45 are connected to the inputs of the element OR 48 whose output is eighth bit 0 function. The seventh and eighth bits of the function are determined similarly.

Четыре младших разр да результата получаютс  путем возведени  в квадрат трех младших разр дов числа X в ум5 ножи-геле 1 . Три младших разр да числа X (четвертьй, п тый и шестой) поступают на входы первой и второй групп умножител . Младшие разр ды полученного произведени  (четыре младших вы0 ходных разр да умножител ) образ пот дев тый, дес тый, одиннадцатый и двенадцатый разр ды функции Х.The four lower order bits of the result are obtained by squaring the three lower bits of the number X in mind 5 knives-gel 1. Three lower bits of the number X (quarter, fifth, and sixth) are fed to the inputs of the first and second multiplier groups. The lowest bits of the resulting product (four lower output bits of the multiplier) are the images of the ninth, tenth, eleventh, and twelfth bits of the function X.

Claims (3)

1.Устройство дл  возведени  в квадрат, содержащее умножитель, входы и выходы которого подключены соответственно к входам младших разр дов ин0 формационного кода и выходам группы младших разр дов результата устройства , о тличающее с  тем, что, с целью повышени  быстродействи  при одновременном сокращении ап5 паратурных затрат, в него введены блок вычислени  группы старших разр дов результата и блок вычислени  группы средних разр дов результата, . причем информационные входы обоих1. A device for squaring, containing a multiplier, the inputs and outputs of which are connected respectively to the inputs of the lower bits of the information code and the outputs of the group of lower bits of the result of the device, differing from the fact that, in order to increase the speed while reducing costs, a block for calculating the group of high-order bits of the result and a block for calculating a group of average bits of the result, are entered into it. and the information inputs of both 0 блоков подключены соответственно к разр дным входам с первого по шестой и разр дным входам с второго по шестой информационного кода устройства, а выходы  вл ютс  выходами групп со5 ответственно старших и средних разр дов результата устройства.The 0 blocks are connected respectively to the bit inputs from the first to the sixth and bit inputs from the second to the sixth information code of the device, and the outputs are the outputs of groups with 5 respectively high and medium bits of the result of the device. 2.Устройство по п. 1, отличающее с  тем, что блок вычислени  группы старших разр дов ре0 зультата содержит элементы 2И-ИЛИ-НЕ, И, ИЛИ, И-НЕ, причем входы с первого по п тый первого элемента 2И-ИЛИ-НЕ соединены соответственно с вторым, первым, третьим, четвертым и п тым2. The device according to claim 1, characterized in that the computing unit of the group of higher bits of the result contains the elements 2I-OR-NOT, AND, OR, AND-NO, and the inputs from the first to the fifth first element 2I-OR- NOT connected to the second, first, third, fourth and fifth respectively с входами блока, пр мой выход первого элемента 2И-ИЛИ-НЕ соединен с первым входом первого элемента И-НЕ, инверс- ньй выход которого соединен с первыми входами первого и второго элементов Иwith the inputs of the block, the direct output of the first element 2I-OR-NOT is connected to the first input of the first element AND-NOT, the inverse output of which is connected to the first inputs of the first and second elements AND ; второго элемента 2И-ИЛИ-НЕ, .вторые входы которых подключены к пр мому выходу первого элемента 2 И-ИЛИ-НЕ, второй и третий входы первого элемента ; И-НЕ соединены с одноименными вхо- ;дами блока, а его пр мой выход под- 1 ключей к первому входу первого эле- I мента ИЛИ и первьпч входам первого, второго и третьего элементов И, вто- i рые входы которых соединены с одноименными входами блока, а их выходы подключены к первым входам соответственно второго, третьего и четвертого элементов ШМ, второй вход первого элемента ИЛИ соединен с выходом четвертого элемента И, с первыми входами второго элемента И-НЕ и п того и шестого элементов И, инверсный выход первого элемента 2И-ИЛИ-НЕ соединен с первым входом четвертого элементов И, второй вход которого подключен к первому входу блока, инверсный выход второго элемента И-НЕ подключен к вторым входам п того и шестого элементов И, третьи входы которых и второй вход второго элемента И-НЕ подключены соответственно к четвертому, п тому и третьему входам блока, пр мой выход второго элемента И-НЕ подключен к первым входам седьмого элемента И, третьего и четвёртого элементов И-НЕ и второму входу второго элемента ИЛИ, третий вход которого и первые входы вось- Мого, элемента И и п того элемента |И-НЕ соединены с пр мым выходом вто- Sporo элемента 2И-ИЛИ-НЕ, инверсный iвыход которого и инверсный выход пер- 1вого элемента И-НЕ подключены соответственно к первому и второму входам дев того элемента И, третий вход которого соединен с вторым входом блока , а выход подключен к первому входу дес того элемента И и второму входу третьего элемента ИЛИ, третий вход которого соединен с пр мым, выходом четвертого элемента И-НЕ, второй и третий входы которого подключены соответственно к п тому и шестому входам блока,, а инверсный выход - к второму входу седьмого элемента И, третий и четвертый входы которого соединены соответственно с выходом п того элемента ИЛИ и инверсным выходом третьего элемента И-НЕ, второй вход которого подключен к четвертому входу блока, а пр мой выход - к четвертому входу третьего элемента КПИ и второ; the second element 2I-OR-NOT, whose second inputs are connected to the direct output of the first element 2 AND-OR-NOT, the second and third inputs of the first element; I-NOT is connected to the same inputs of the unit, and its direct output sub- 1 keys to the first input of the first element OR and the first inputs of the first, second and third elements AND, the second and ry inputs of which are connected to the same the inputs of the block, and their outputs are connected to the first inputs of the second, third and fourth elements of the CM, respectively, the second input of the first element OR is connected to the output of the fourth element AND, the first inputs of the second element AND-NOT and the fifth and sixth elements AND, the inverse output of the first element 2I-OR-NOT connected to the first m input of the fourth element And, the second input of which is connected to the first input of the block, the inverse output of the second element AND-NOT connected to the second inputs of the fifth and sixth elements And, the third inputs of which the second input of the second element AND-NOT are connected respectively to the fourth, n The third and third inputs of the block, the direct output of the second AND-NO element are connected to the first inputs of the seventh AND element, the third and fourth AND-NOT elements and the second input of the second OR element, the third input of which is the first inputs of the eighth element, And addition element AND-NOT is connected to the direct output of the second-Sporo element 2И-OR-NOT, the inverse i output of which and the inverse output of the first element of the AND-NOT are connected respectively to the first and second inputs of the ninth element And, the third input of which is connected to the second the input of the block, and the output is connected to the first input of the tenth AND element and the second input of the third OR element, the third input of which is connected to the right, the output of the fourth AND-NOT element, the second and third inputs of which are connected respectively to the fifth and sixth inputs of the block, , and inverse output - to the second input of the seventh element AND, the third and fourth inputs of which are connected respectively to the output of the fifth OR element and the inverse output of the third AND-NOT element, the second input of which is connected to the fourth input of the unit, and the direct output to the fourth input of the third KPI element and the second 00 5five му входу четвертого элемента ИЛИ, входы которого с третьего по восьмой подключены соответственно к выходам одиннадцатого, восьмого, дес того, седьмого, шестого и двенадцатого элементов И, входы с первого по четвертый которого соединены соответственно с входами с третьего по шестой блока, третий, четвертый и п тый входы первого элемента И второго элемента 2И-ИЛИ-НЕ соединены соответственно с п тым, шестым и вторым входами блока, третий и четвертый входы вто- 5 рого элемента И и второго элемента 2И-ИЛИ-НЕ подключены соответственно к четвертому и второму входам блока , п тый вход третьего элемента ИЛИ и первый вход одиннадцатого элемента И подключены к пр мому выходу п того элемента И-НЕ, второй и третий входы которого подключены к четвертому и п тому входам блока соответственно , а инверсный выход соединен с вторым входом восьмого элемента И, третий вход которого подключен к четвертому входу блока, шестой вход третьего элемента РШИ подключен к выходу п того элемента И, первый и второй входы п того элемента ИЛИ - к п тому и шестому входам блока, вторые входы дес того и одиннадцатого элементов И - соответственно к п тому и шестому входам блока, пр мой выход первого элемента 2И-ИЛИ-НЕ и выходы первого, второго, третьего и четвертого элементов ИЛИ  вл ютс  соответственно первым, вторым, третьим, четвертым и п тым выходами блока.th input of the fourth element OR, the inputs of which from the third to the eighth are connected respectively to the outputs of the eleventh, eighth, tenth, seventh, sixth and twelfth elements And, the inputs from the first to the fourth of which are connected respectively to the inputs of the third to the sixth block, third, fourth and the fifth inputs of the first element AND the second element 2I-OR-NOT are connected respectively to the fifth, sixth and second inputs of the unit, the third and fourth inputs of the second 5th element AND and the second element 2I-OR-NOT are connected respectively to the fourth th and second inputs of the block, the fifth input of the third element OR and the first input of the eleventh element AND are connected to the direct output of the fifth AND-NOT element, the second and third inputs of which are connected to the fourth and fifth inputs of the block, respectively, and the inverse output is connected to the second input of the eighth element I, the third input of which is connected to the fourth input of the block, the sixth input of the third element of the RSHI is connected to the output of the fifth element AND, the first and second inputs of the fifth element OR to the fifth and sixth inputs of the block, the second inputs of the tenth and one of the eleventh AND element — respectively to the fifth and sixth inputs of the block; the direct output of the first element 2I-OR — NOT and the outputs of the first, second, third and fourth elements OR are respectively the first, second, third, fourth and fifth outputs of the block. 3. Устройство по пп. 1 и 2, о т - личаюш;ее с  тем, что блок вычислени  группы средних разр дов результата содержит элементы НЕ, И, ИЛИ, И-НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ, причем входы с первого по п тый элементов НЕ  вл ютс  соответственно входами с второго по шестой блока и подключены соответственно вход первого элемента НЕ к первым входам первых элементов И-НЕ, И, ИСКПЮЧАЮ(ЦЕЕ ИЛИ, вторые входы которых соединены соответственно с третьим, четвертым и п тым входами блока, выход первого элемента НЕ - с первыми входами второго и третьего элементов И, вторые входы которых подключены соответственно к выходу второго элемента НЕ и четвертому входу блока, выход третьего элемента НЕ соединен с первыми входами3. The device according to PP. 1 and 2, about t, it is declining; with the fact that the computing unit of the group of average bits of the result contains the elements NOT, AND, OR, AND-NOT, EXCLUSIVE OR, and the inputs from the first to the fifth elements are NOT respectively the inputs from the second to the sixth block and, respectively, the input of the first element is NOT connected to the first inputs of the first AND – NOT, AND elements, the FINISH (CEE OR, the second inputs of which are connected respectively to the third, fourth and fifth inputs of the block, the output of the first element is NOT to the first inputs the second and third elements And, the second inputs of which cheny respectively to the output of the second NOT member and the fourth input unit, an output of the third element is coupled to the first inputs 00 5five 00 5five 00 5five четвертого и п того элементов И, вторые входы которых соединены с выходом четвертого элемента НЕ и подключены к первым входам шестого и седьмого элементов И, вторые входы которых соединены соответственно с четвертым входом блока и выходом п того элемента НЕ, а третьи входы подключены к шестому и четвертому входам блока, третьи ВХОДЫ первого и третьего элементов И соединены с п тым входом блока, шестой вход которого подключен к третьему входу второго элемента И и четвертым входам первого и третьего элементов И, третий вход четвертого и первые входы восьмого и дев того элементов И соединены с выходом п того элемента НЕ, четвертый вход четвертого элемента И и первый вход второго элемента ИС- КЛЮЧАЩЕЕ ИЛИ соединены с третьим входом блока, третий и четвертый входы п того элемента И соединены соответственно с вторым и шестым входами блока, четвертый вход которого подключен к второму входу второго и первому входу третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй входthe fourth and fifth elements And, the second inputs of which are connected to the output of the fourth element NOT and are connected to the first inputs of the sixth and seventh elements And, the second inputs of which are connected respectively to the fourth input of the block and the output of the fifth element NOT, and the third inputs are connected to the sixth and the fourth inputs of the block, the third INPUTS of the first and third elements I are connected to the fifth input of the block, the sixth input of which is connected to the third input of the second element I and the fourth inputs of the first and third elements I, the third input of the fourth and the first inputs of the eighth and ninth elements And are connected to the output of the fifth element NOT, the fourth input of the fourth element AND and the first input of the second element IS-KEY OR connected to the third input of the unit, the third and fourth inputs of the fifth element And are connected respectively to the second and sixth the inputs of the block, the fourth input of which is connected to the second input of the second and the first input of the third element EXCLUSIVE OR, the second input 10ten мента И соединены соответственно с выходами второго, третьего и четвертого элементов И и шестым входом блока, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом одиннадцатого и третьим входом восьмого элементов И, выход второго элемента ИСКЛЮЧАЩЕЕ ИЛИ подключен к третьему входу дев того и первому входу двенадцатого элементов И, второй вход которого и второй вход одиннадцатого элементов И соединены с шестым входом блока, третий входAnd are connected respectively to the outputs of the second, third and fourth elements AND and the sixth input of the block, the output of the first element EXCLUSIVE OR is connected to the first input of the eleventh and the third input of the eighth element AND, the output of the second element EXCLUSIVE OR is connected to the third input of the ninth and first input of the twelfth And elements, the second input of which and the second input of the eleventh elements And are connected to the sixth input of the block, the third input g одиннадцатого элемента И соединен с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы второго, шестого, четвертого, восьмого, дес того и первого элементов И соединены с входамиg of the eleventh element And is connected to the output of the third element EXCLUSIVE OR, the outputs of the second, sixth, fourth, eighth, tenth and first elements of AND are connected to the inputs 2Q с первого по шестой первого элемента ИЛИ, входы с первого по четвертый второго элемента ИЛИ подключены к выходам третьего, п того, дев того и одиннадцатого элементов И, выходы2Q from the first to the sixth of the first element OR, the inputs from the first to the fourth of the second element OR are connected to the outputs of the third, fifth, ninth and eleventh elements AND, the outputs 25 седьмого и двенадцатого элементов И соединены соответственно с первым и вторым входами третьего элемента ИЛИ, четвертый вход шестого элемента И25 of the seventh and twelfth elements And are connected respectively with the first and second inputs of the third element OR, the fourth input of the sixth element AND подключен к выходу элемента И-НЕ, вы- последнего из которых и вторые входы Q ходы первого, второго и третьего эле- восьмого и дев того элементов И сое- ментов ИЛИ  вл ютс  соответственно динены с п тым входом блока, входы шестым, седьмым и восьмым выходами с первого по четвертый дес того эле- блока.connected to the output of the NAND element, the last of which and the second inputs Q of the turns of the first, second and third eleventh and ninth elements AND of the OR elements are respectively dinene with the fifth input of the block, the inputs of the sixth, seventh and the eighth exits from the first to the fourth decade of the ele- block. мента И соединены соответственно с выходами второго, третьего и четвертого элементов И и шестым входом блока, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом одиннадцатого и третьим входом восьмого элементов И, выход второго элемента ИСКЛЮЧАЩЕЕ ИЛИ подключен к третьему входу дев того и первому входу двенадцатого элементов И, второй вход которого и второй вход одиннадцатого элементов И соединены с шестым входом блока, третий входAnd are connected respectively to the outputs of the second, third and fourth elements AND and the sixth input of the block, the output of the first element EXCLUSIVE OR is connected to the first input of the eleventh and the third input of the eighth element AND, the output of the second element EXCLUSIVE OR is connected to the third input of the ninth and first input of the twelfth And elements, the second input of which and the second input of the eleventh elements And are connected to the sixth input of the block, the third input одиннадцатого элемента И соединен с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы второго, шестого, четвертого, восьмого, дес того и первого элементов И соединены с входамиthe eleventh element And is connected to the output of the third element EXCLUSIVE OR, the outputs of the second, sixth, fourth, eighth, tenth and first elements And are connected to the inputs с первого по шестой первого элемента ИЛИ, входы с первого по четвертый второго элемента ИЛИ подключены к выходам третьего, п того, дев того и одиннадцатого элементов И, выходыfrom the first to the sixth of the first element OR, the inputs from the first to the fourth of the second element OR are connected to the outputs of the third, fifth, ninth and eleventh elements AND, the outputs седьмого и двенадцатого элементов И соединены соответственно с первым и вторым входами третьего элемента ИЛИ, четвертый вход шестого элемента Иthe seventh and twelfth elements And are connected respectively to the first and second inputs of the third element OR, the fourth input of the sixth element AND t t J« fJ "f 2B2b
SU864155217A 1986-12-01 1986-12-01 Squaring device SU1405054A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864155217A SU1405054A1 (en) 1986-12-01 1986-12-01 Squaring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864155217A SU1405054A1 (en) 1986-12-01 1986-12-01 Squaring device

Publications (1)

Publication Number Publication Date
SU1405054A1 true SU1405054A1 (en) 1988-06-23

Family

ID=21270542

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864155217A SU1405054A1 (en) 1986-12-01 1986-12-01 Squaring device

Country Status (1)

Country Link
SU (1) SU1405054A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 788106, кл. G 06 F 7/552, 1979. Мурога С. Системное проектирование сверхбольших интегральных схем: Перев. с англ./Под ред. В.М.Кисель- никова. - М., 1985, кн.2, с. 76, рис. 7.6.2. *

Similar Documents

Publication Publication Date Title
US4813008A (en) Multiplier circuit suitable for obtaining a negative product of a multiplier and a multiplicand
US4745570A (en) Binary multibit multiplier
US5038315A (en) Multiplier circuit
SU1405054A1 (en) Squaring device
US4623872A (en) Circuit for CSD-coding of a binary number represented in two's complement
US4860241A (en) Method and apparatus for cellular division
RU2018932C1 (en) Multiplication and division matrix unit
SU1383346A1 (en) Logarithmic converter
SU826341A1 (en) Multiplier
SU1005317A1 (en) Threshold logic element
SU864282A1 (en) Computing module
SU1541602A1 (en) Device for computing vector modulus
SU1667055A1 (en) Device for modulo m multiplication
SU1550527A1 (en) Device for optimization of solutions
SU541170A1 (en) Multiplier
SU478304A1 (en) Matrix adder
SU1264160A1 (en) Device for calculating sets of logic functions
SU1418731A1 (en) Device for rearrangement of natural number series and zero
SU1160400A1 (en) One-digit quaternary adder
SU1115047A2 (en) Calculating device
SU985781A1 (en) M from n code adder
RU2022340C1 (en) Vector modulus computer
SU1515161A1 (en) Multiplication device
SU1674103A1 (en) Normalization control unit
SU1383411A1 (en) Device for computing square root