SU864282A1

SU864282A1 - Computing module

Info

Publication number: SU864282A1
Application number: SU802868186A
Authority: SU
Inventors: Александр Иванович Аспидов; Валерий Дмитриевич Козюминский; Валентин Александрович Мищенко; Александр Николаевич Семашко
Original assignee: Минское Высшее Инженерное Зенитное Ракетное Училище Пво
Priority date: 1980-01-07
Filing date: 1980-01-07
Publication date: 1981-09-15

Description

(54) ВЫЧИСЛИТЕЛЬНЫЙ МОДУЛЬ(54) COMPUTATIONAL MODULE

Изобретение относитс к вычислительной технике и может использовать с при построении различмлх цифровых устройств арифметической и логическо обработки двсичных кодов. Известен арифметический модуль, который содержи два информационных входа, вход переноса, 5 управл ющих входов, выход результата и 12 логиче ких злементов И-НЕ. Устройство реали зует путем настройки операцию арифме тического сложени и логические опер ции под кодами двух двоичных чисел р Недостатком этого устройства вл етс его сложность. Кроме того в устройстве не вырабатываетс выходной снгнад переноса, что ограничивает область его применени . Наиболее близким по технической сущности к предлагаемому ал етс полное суммирующе-вычислительное устройство , выбранное в качестве прототипа , содержащее элемент И и четыре элемента равнозначности, первый вход первого из которых вл етс входом переноса устройства, а второй- управл ющим входом устройства, а его выход соединен со входом элемента И, другой вход которого соединен с выходом второго элемента равнозначное ти , а выход - со входом третьего элемента равнозначности, другой вход которого - управл ювснй, а выход вл етс выходом результата устройства, выход четвертого элемента равнозначности вл етс выходом переноса устройства , его первый вход - управл ю ций, а второй вход с.оединен с выходом второго элемента равнозначности , входы которого вл ютс первым и вторым информационш 1ми входами устрЫ - ства fz. Однако это устройство не реализует логических операций над кодами двоич . ных чисел, что влетс недостатком, ограничивающем его применение в обласг ти вычислительной техники. Цель изобретени - расширение области применени путем реализации суммировани и логических операций. Поставленна цель достигаетс тем что вычислительный модуль, каждай разр д которого содержит первый элемент И и четыре элемента равнозначноста , первый вход первого из которых соединен со входом переноса из предыдущего разр да модул , а выход соединен со входом первого элемента И, другой вход которого соединен с выходом второго элемента равнознач ноет, выход первого элемента И соединен со входом третьего элемента равнозначности, другой вход которого соединен с.первым управл ющим входом модул , а выход соединен с вы ходом переноса из данного разр да модул , выход четвертого элемента равнозначности соединен с данного разр да модул , а его первый вход соединен со вторым управл кнцим входом модул , первый вход второго элемента равнозначности соединен с одним информационным входом модул , в него введены второй элемен И и п тый элемент равнозначности, первый вход которого соединен со вторым входом первого элемента равнозначности и с другим информационны входом устройства, а выход соединен со вторым входом второго элемента И, выход которого соединен со вторым входом четвертого элемента равнознач ности, а второй вход второго элемента И соединен с выходом второго элемента равнозначности, второй вход которого соединен с третьим управл ющим входом модул , четвертый управл ющий вход которого соединен со вто рым входом п того элемента равнознач ности. Такой вычислительный модуль нар д с операцией арифметического- сложени реализует 16 логических операций над кодами двоичных чисел. На чертеже представлена схема устройства . Устройство содержит логические эл менты равнозначности 1-5, элементы И 6, 7, информационные вкЬды 8 и 9, вход переноса 10, управл юпще входы 11--14, выход результата 15 и выход переноса 16. Первый вход элемента равиозначности 1 соединен с управл юпщм входом 11 модул , а его второй вход - с информационным входом 8, а выход п того элемента равнознач 4 ости ) соединен со входом элемента 6, второй вход которого соединен с выходом элемента равнозначности 2, первый вход которого соединен с управ ющим входом 12 устройства, а второй - с информационным входом 8 устройства . Выход элемента равнозначности 2 соединен со входом элемента И 7, другой вход которого соединен со входом элемента равнозначности 3, первый вход которого соединен с информационным входом 8 устройства, а второй вход - со входом переноса 10 модул . Выходы элементов И 6 и 7 соединены с первыми входами элементов равнозначности 4 и 5 соответственно , вторые входы которых соединены с управл ющими входами 13 и 14 устрой ства соответственно. Выход элемента равнозначности 4 вл етс выходом результата 15, а выход элемента равнозначности 5 - выходом переноса 16 устройства. Устройство работает следующим образом . На информационные входы 8 и 9 подаютс двоичные информационные сигналы А и В, на вход 10 - сигнап переноса Р, С выхода 15 устройства снимаетс сигнал S результата опера .1ЩИ, а с выхода 16 - сигнал G переноса в старший разр д. Сигналы настройки и. -U подаютс на управл ющие входы 11-14 устройства соответственно . Код настройки (сигналы U. iU .) определ ет арифметическую или логическую операцию, реализуемую ус|тройством . Коды настроек и соответствую1цие им реализуемые устройством операции представлеиы в таблице.The invention relates to computing and can be used in the construction of various digital devices for arithmetic and logical processing of binary codes. The arithmetic module is known, which contains two information inputs, a transfer input, 5 control inputs, a result output, and 12 logical elements NAND. The device implements by setting up the arithmetic addition operation and logical operations under the codes of two binary numbers p. A disadvantage of this device is its complexity. In addition, the device does not produce output transfer transfer, which limits its scope. The closest in technical essence to the present invention is the complete summing-computing device, selected as a prototype, containing the element AND and four elements of equivalence, the first input of the first of which is the transfer input of the device, and the second is the control input of the device, and its output connected to the input of the element AND, the other input of which is connected to the output of the second element equivalent to that, and the output to the input of the third element of equivalence, the other input of which is control, and the output is the output the result of the device, the output of the fourth equivalent element is the transfer output of the device, its first input is the control, and the second input is connected to the output of the second equivalent element, whose inputs are the first and second informational 1 inputs of the device fz. However, this device does not implement logical operations on binary codes. numbers, which is a disadvantage that limits its use in the field of computing. The purpose of the invention is to expand the scope by implementing summation and logical operations. The goal is achieved by the fact that the computing module, each bit of which contains the first AND element and four equivalence elements, the first input of the first of which is connected to the transfer input from the previous module bit, and the output is connected to the input of the first And element, the other input of which is connected to the output of the second element is equivalent, the output of the first element I is connected to the input of the third element of equivalence, the other input of which is connected to the first control input of the module, and the output is connected to the output of transfer from of the module's bit, the output of the fourth element of equivalence is connected to that bit of the module, and its first input is connected to the second control input of the module, the first input of the second element of equivalence is connected to one information input of the module, the second element and the fifth element are entered into it equivalence, the first input of which is connected to the second input of the first equivalence element and with another information input of the device, and the output is connected to the second input of the second element AND, the output of which is connected to the second input of the fourth equivalent element, and the second input of the second element I is connected to the output of the second equivalent element, the second input of which is connected to the third control input of the module, the fourth control input of which is connected to the second input of the fifth equivalent element. Such a computational module, along with an arithmetic-addition operation, implements 16 logical operations on codes of binary numbers. The drawing shows a diagram of the device. The device contains logic equivalence elements 1-5, elements 6, 7, information boxes 8 and 9, transfer input 10, control inputs 11--14, output 15, and transfer output 16. The first input of equal value 1 is connected to control The input 11 of the module, and its second input is with information input 8, and the output of the fifth element is equal to 4) connected to the input of element 6, the second input of which is connected to the output of equivalent element 2, the first input of which is connected to the control input 12 of the device and the second - with an information input device 8 -keeping. The output of the element of equivalence 2 is connected to the input of the element AND 7, the other input of which is connected to the input of the element of equivalence 3, the first input of which is connected to the information input 8 of the device, and the second input - to the transfer input 10 of the module. The outputs of the elements 6 and 7 are connected to the first inputs of the elements of equivalence 4 and 5, respectively, the second inputs of which are connected to the control inputs 13 and 14 of the device, respectively. The output of equivalence element 4 is the output of result 15, and the output of equivalence element 5 is the output of device transfer 16. The device works as follows. Binary information signals A and B are fed to information inputs 8 and 9, transfer signal P, device output 15 is output to input 10 of the device, signal S of the result of the .1 ALPHI result is output, and output 16, signal of transfer G to the highest bit. . -U are supplied to the control inputs 11-14 of the device, respectively. A tuning code (signals U. iU.) Defines an arithmetic or logical operation implemented by the device. The setting codes and their correspondence to the operations implemented by the device are presented in the table.

Пподолжение таблицыTable maintenance

Схема арифметико-логического модул путем настройки реализует арифметические операции сложени пр мых и обратных кодов двоичных чисел А и В, а также все логические операции над кодами А и В.The scheme of an arithmetic logic module by setting implements arithmetic operations of addition of direct and inverse codes of binary numbers A and B, as well as all logical operations on codes A and B.

При выполнении логических операций код настройки задаетс только сигналами и не зависит от сигнала Ил, подаваемого на вход 14 устройства .When performing logical operations, the setup code is set only by signals and does not depend on the IL signal supplied to the device input 14.

Схема устройства содержит 7 логических элементов с суммарным числом их входов, равным 14. Это значительно меньше, чем у известных вычислительных модулей.The device circuit contains 7 logic elements with a total number of their inputs equal to 14. This is significantly less than that of the known computational modules.

предлагаемое устройство имеет , более простую схему по сравнению с известными аналогичными устройствами . По сравнению с суммиругеще-вычитаиицим устройством, которое наиболее близко по конструкции к данному арифметико-логическому модулю, оно реализует кроме операций арифметического сложени кодов чисел А и В также J6 логических операций над этими кодами, что расшир ют область его применени .The proposed device has a simpler scheme in comparison with the known similar devices. Compared to a summation-subtraction device that is closest in construction to a given arithmetic logic module, it implements, in addition to the operations of arithmetic addition, codes of numbers A and B, and J6 logical operations on these codes, which expand its scope.

Claims

1. The patent of Germany 1774771, class, G 06 F 7/50, 1974.

2. USSR author's certificate №667967, cl. G 06 F 7/50, 1977

5 (prototype).