SU1397898A1 - Arithmetic/logical module - Google Patents

Arithmetic/logical module Download PDF

Info

Publication number
SU1397898A1
SU1397898A1 SU853964982A SU3964982A SU1397898A1 SU 1397898 A1 SU1397898 A1 SU 1397898A1 SU 853964982 A SU853964982 A SU 853964982A SU 3964982 A SU3964982 A SU 3964982A SU 1397898 A1 SU1397898 A1 SU 1397898A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
module
arithmetic
university
input
Prior art date
Application number
SU853964982A
Other languages
Russian (ru)
Inventor
Леонид Болеславович Авгуль
Виктор Иосифович Бенкевич
Сергей Николаевич Изотов
Валентин Александрович Мищенко
Original Assignee
Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны filed Critical Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority to SU853964982A priority Critical patent/SU1397898A1/en
Application granted granted Critical
Publication of SU1397898A1 publication Critical patent/SU1397898A1/en

Links

Landscapes

  • Logic Circuits (AREA)

Description

САЭ SAE

00 СО00 WITH

0000

113978982113978982

Изобретение относитс  к вычисли- Модуль работает следующим образом тельной технике и может быть исполь- На входы 5...8 подаютс  сигналы зовано дл  построени  устройств ариф-настройки Uyll соответственно. С вы- метической и логической отработкихода 9 снимаетс  результат арифмети- цифровой информации.ческих операций, с выхода 10 - ре- Цель изобретени  - упрощение ариф-зультат логических операций или сиг- метико-логического модул ,нал переноса/заема в старший разр д.The invention relates to computation. The module operates as follows for the scheduling technique and can be used. The inputs 5 ... 8 are signaled to construct the devices, Urif tuning, respectively. The result of arithmetic and digital information operations is removed from the sweep and logical run of 9; the output of the 10 is the re- purpose of the invention — the simplification of the arithmetic of logical operations or a sig- netic-logical module, transferring / borrowing to the high-order bit.

На чертеже представлена схема арифметико-логического модул .The drawing shows a diagram of the arithmetic logic module.

Модуль содержит элемента РАВНОЗНАЧНОСТЬ 1...4, входы 5...В, выходы ., , -у - - рсп вПт IT 9 и 10. Ч, 4 iJi, и. ,The module contains the EQUALITY 1 ... 4, inputs 5 ... B, outputs.,, -Y - - rsp vpt IT 9 and 10. P, 4 iJi, and. ,

Выход 9 модул   вл етс  выходомна выходе 10 результата арифметических операций, 5The output 9 of the module is the output output 10 of the result of arithmetic operations, 5

IQ Сигналы на выходах модул  описываютс  первообразными: на выходе 9IQ The signals at the outputs of the module are described as antiderivatives: output 9

выход 10 - выходом переноса/заема и результата логических операций.output 10 - transfer / loan output and the result of logical operations.

Особенностью модул   вл етс  наличие совмещенных информационных иA feature of the module is the presence of combined information and

Vu,u.) R(u, R(u,, и, и,)),Vu, u.) R (u, R (u ,, and, and,)),

где R(i) - функци  Равнозначность. В таблице приведены коды настроекwhere R (i) is the Equivalence function. The table shows the settings codes

модул  на реализуемые им операции и настроечных входов, на которые в за- 20 прин ты обозначени : Х, У - значе- висимости от реализуемой функции по- ние i-ro разр да первого X и второ- даютс  сигналы настройки, принимаю- го У операндов соответственно, Р,- - щие значени  логических О и 1, а перенос/заем из (i-l)-ro разр да, также самих информационных сигналов. Р, - перенос/заем в (1+1)-й разр д.the module for the operations it implements and the configuration inputs to which they are assigned the following designations: X, Y — values of the i-th bit of the first X and values of the setting received by the Y the operands, respectively, P, are the logical values of O and 1, and the transfer / loan from (il) -ro bits, also the information signals themselves. P, - transfer / loan in (1 + 1) -th dd.

., , -у - - рсп вПт IT 1 Ч, 4 iJi, и. , .,, y - - rsp vpt IT 1 H, 4 iJi, i. ,

IQ Сигналы на выходах модул  описываютс  первообразными: на выходе 9IQ The signals at the outputs of the module are described as antiderivatives: output 9

Продолхенио таблицыProlonged table

Claims (1)

АРИФМЕТИКО-ЛОГИЧЕСКИЙ МОДУЛЬ, содержащий четыре элемента РАВНОЗНАЧНОСТЬ, причем первый и второй входы модуля соединены с первым и вторым входами первого и второго элементов РАВНОЗНАЧНОСТЬ, третий вход модуля соединен с третьим входом первого элемента РАВНОЗНАЧНОСТЬ, и первым входом третьего элемента РАВНОЗНАЧНОСТЬ, второй вход которого соединен с выходом второго элемента РАВНОЗНАЧНОСТЬ, выход третьего элемента РАВНОЗНАЧНОСТЬ является первым выходом модуля, четвертый вход которого соединен с первым входом четвертого элемента РАВНОЗНАЧНОСТЬ, выход “ которого является вторым выходом модуля, отличающийся тем, что, с целью упрощения, выход первого элемента РАВНОЗНАЧНОСТЬ соединен с вторым входом четвертого элемента РАВНОЗНАЧНОСТЬ.ARITHMETIC AND LOGIC MODULE containing four elements of UNIVERSITY, with the first and second inputs of the module connected to the first and second inputs of the first and second elements of the UNIVERSITY, the third input of the module connected to the third input of the first element of the UNIVERSITY, and the first input of the third element of the UNIVERSITY with the output of the second element of the UNIVERSITY, the output of the third element of the UNIVERSITY is the first output of the module, the fourth input of which is connected to the first input of the fourth element of the IDENTITY DEFINITION, the output of which is the second output of the module, characterized in that, for the sake of simplicity, the output of the first UNIVERSITY element is connected to the second input of the fourth element UNIVERSITY. м X □оm X □ about
SU853964982A 1985-10-10 1985-10-10 Arithmetic/logical module SU1397898A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853964982A SU1397898A1 (en) 1985-10-10 1985-10-10 Arithmetic/logical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853964982A SU1397898A1 (en) 1985-10-10 1985-10-10 Arithmetic/logical module

Publications (1)

Publication Number Publication Date
SU1397898A1 true SU1397898A1 (en) 1988-06-15

Family

ID=21201312

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853964982A SU1397898A1 (en) 1985-10-10 1985-10-10 Arithmetic/logical module

Country Status (1)

Country Link
SU (1) SU1397898A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 864282, кл. G 06 F 7/38, 1980. Авторское свидетельство СССР Я 1160395, кл. G 06 F 7/38, 1983. *

Similar Documents

Publication Publication Date Title
JPS5650439A (en) Binary multiplier cell circuit
SU1397898A1 (en) Arithmetic/logical module
US4839848A (en) Fast multiplier circuit incorporating parallel arrays of two-bit and three-bit adders
EP0291963A3 (en) Fast c-mos adder
SU1432503A2 (en) Modulo three adder
SU1401452A1 (en) Modulo three adder
SU1160400A1 (en) One-digit quaternary adder
SU1137461A1 (en) Tertiary adder
SU1667054A1 (en) Modulo three adder-multiplier
SU1075256A1 (en) Polyfunctional logic module
SU945861A1 (en) Multifunctional logic module
RU2037268C1 (en) Binary-coded-decimal-code-8-4-2-1-to-code-5-4-2-1 converter
SU1396137A1 (en) Device for computing symmetric boolean functions
SU1374216A1 (en) Four-input one-digit adder
SU1462490A1 (en) Code converter
SU1644127A1 (en) Multifunctional logical module
EP0296344A3 (en) Parallel adder having removed dependencies
SU1312607A1 (en) Device for compressing binary vectors
SU1348996A1 (en) Multifunction logical module
SU1552170A1 (en) Multiplexer
SU1446694A1 (en) Binary-to-straight septisegment code converter
SU1193657A1 (en) Polyfunctional logic module
SU1396138A1 (en) Multifunction logic module
SU686146A1 (en) Multifunction logic element
SU1264166A1 (en) Combinational binary adder-subtractor