SU1401461A1 - Устройство дл контрол количества единиц двоичного кода по модулю К - Google Patents

Устройство дл контрол количества единиц двоичного кода по модулю К Download PDF

Info

Publication number
SU1401461A1
SU1401461A1 SU864155025A SU4155025A SU1401461A1 SU 1401461 A1 SU1401461 A1 SU 1401461A1 SU 864155025 A SU864155025 A SU 864155025A SU 4155025 A SU4155025 A SU 4155025A SU 1401461 A1 SU1401461 A1 SU 1401461A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
output
input
modulo
code
Prior art date
Application number
SU864155025A
Other languages
English (en)
Inventor
Олег Николаевич Музыченко
Владимир Николаевич Рыжевнин
Валерий Владимирович Шлыков
Владимир Иванович Новиков
Original Assignee
Предприятие П/Я М-5308
Войсковая часть 31303
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5308, Войсковая часть 31303 filed Critical Предприятие П/Я М-5308
Priority to SU864155025A priority Critical patent/SU1401461A1/ru
Application granted granted Critical
Publication of SU1401461A1 publication Critical patent/SU1401461A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  построени  различных устройств передачи и обработки информации Цель изобретени  - упрощение устройства. Устройство содержит генератор 1 тактовых импульг сов, многоканальный преобразователь 2 параллельного кода в последовательный , триггер 3, элемент ИЛИ 4, счетчик 5 по модулю К, группу 6 блоков подсчета единиц по модулю К, группу 7 элементов И, группу 8 элементов ИЛИ, элемент И 9, группу 10 информационных входов устройства, выход 11 конца работы устройства, группу 12 информационных выходов устройства Цель изобретени  достигаетс  с помощью использовани  в блоках подсчета единиц по модулю К группы 6 суммирзг- ющих счетчиков вместо реверсивных. 1 ил. (Л

Description

.4
О
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  построени  различных устройств передачи и обработки информации.
Целью изобретени   вл етс  упрощение устройства.
На чертеже приведена функг(иональ- на  схема устройства дл  контрол  количества единиц двоичного кода по модулю к.
Устройство содержит генератор 1 тактовых импульсов, многоканальный преобразователь 2 параллельного кода в последовательный, триггер 3, элемент ИЛИ 4, счетчик 5 по модулю К, группу 6 блоков подсчета единиц по модулю К, группу 7 элементов И, группу 8 элементов ИЛИ, элемент И 9, а также имеет группу 10 информационных входов устройства, выход 11 конца работы устройства, группу 12 информационных выходов устройства.
Устройство работает следующим образом .
Пусть выход первого канала много- канально о преобразовател  2 параллельного кода в последовательньй соединен с суммирующим входом счетчика 5 по модулю К.
В исходном состо нии блоки подсчета единиц по модулю К группы 6, счетчик 5 по модулю К, триггер 3 и много- канальньй преобразователь 2 параллельного кода в последовательный сброшены в нулевое состо ние. При этом на пр мом выходе триггера 3 присутствует нулевой логический сигнал. Контролируемый код подаетс  на информационные входы группы 10 устройства, а при выполнении преобразовател  2 на регистрах сдвига он записьшаетс  в них.
При поступлении тактовых импульсов с выхода генератора 1 на тактовый вход многоканального преобразовател  2 параллельного кода в последовательньй , последний преобразует параллель- . ный код на входах группы 10 (, 2,...,р) информационных входных шин в последовательность импульсов на информационном выходе 1-го канала. Импульсы с информационного выхода i-ro канала (,,..,р) поступают через элемент ИЛИ 8, группы на счет- ньй вкоц блока 6- подсчета единиц по модулю К группы, а с информагщон- ного выхода первого канала - на сум0
5
0
5
мирующий вход счетчика 5 по модулю К, которые осзпцествл ют подсчет поступающих на его суммирующий вход импульсов по модулю К. По окончании преобразовани  входного кода много- канальньй преобразователь 2 параллельного кода в последовательньй самоблокируетс  и далее импульсов на информационных выходах каналов не формирует, при этом на его выходе конца работы по вл етс  сигнал, переключающий триггер 3, на пр мом выходе которого при этом по вл етс  еди- ничньй логический сигнал (в пазу между тактовь пчи импульсами).
К этому моменту в счетчике 5 по модулю К и блоках подсчета единиц по модулю К группы 6 оказываетс  записан код остатка по модулю К числа единичных сигналов на входных информационных шинах соответствующей группы 10. Далее происходит процесс последовательного обнулени  блоков подсчета единиц по модулю К группы 6 и пересчета их содержимого в счетчик 5 по модулю К.
Пусть 6j наименьший номер блока подсчета единиц по модулю К группы, в которьй за врем  работы преобразовател  2 поступило число импульсов, некратное К. При этом на его первом выходе, соединенном с входом элемента И 9, присутствует нулевой логичес- . кий сигнал, а на втором выходе, сое- диненном с входом элемента И 7,- - единичньй, на входах элемента И 7;, соединенных с первыми выходами блрков подсчета единиц по модулю К ,-., - также едишгчные сигналы. При этом тактовые импульсы с выхода генератора 1 поступают через -элемент И 7; и элемент ИЛИ 8; на суммирующий счетный вход блока подсчета единиц по модулю К 6 . , а через элемент И 7; и элемент ИЛИ 4 - на вычитающий вход счетчика 5 по модулю К. При этом каждый раз к содержимому блока подсчета единиц по модулю К группы 6 прибавл етс , а от содержимого счетчика 5 по модулю К отнимает,с  единица . Работа продолжаетс  таким образом до обнулени  блока 6 подсчета единиц по модулю К, В течение всего времени работы блока 6.- подсчета единиц по модулю К он нулевым логическим сигналом на своем первом выходе блокирует прохождение тактовых импульсов на выходы элементов И 7j+i0
0
5
0
5
7p-i
лени  в блок
Пусть к началу процесса обну6; бьш записан код чис
ла га :4, по модулю К, где m :, - числ единиц в группе входных информационных шин 10-+, . При этом за врем  его обнулени  на вычитающий вход счетчика по модулю К 5 поступает K-(mj, ) «modK импульсов. В результате от его содержимого отнимаетс  указанное число единиц. Учитыва , что дл  операции по модулю К: (-b)(b) xmodK, получаем K-(mj, )tnodK K-(K- -(m ;+i )modK)(m :, )modK, т.е. к содержимому счетчика 5 по модулю К до- бавитс  число, равное остатку по модулю К числа единиц на входах группы 10;+1 . Далее аналогичным образом обнул етс  все остальные блоки подсчета единиц по модулю К группы 6.
При обнулении последнего блока группы 6 на всех входах элемента И 9 оказываютс  единичные логические сигналы, вызывающие единичньш логи
ческий сигнал на его вькоде, поступа-25 динены с соответствующими входами ющий на выход 11 конца работы устрой- элемента И, выход которого  вл етс  ства. Контроль входного кода закончен Код количества единиц входного кода по модулю К снимаетс  с выходов
30
группы 12 устройства.
Можно выход первого канала многоканального преобразовател  2 параллельного кода в последовательный сое- динифъ с входом элемента ИЛИ 4 В этом случае устройство работает ана- .логично описанному ранее с тем отличием , что в исходном состо нии в счетчик 5 по модулю К записан код числа п входов первого канала, а на вход первого канала 10, подаетс  ин- версньй входной код (либо он инвервыходом конца работы устройства, вы ход генератора тактовых импульсов соединен с тактовым входом многоканального преобразовател  параллельного кода в последовательный и первыми входами элементов И груптты, вторые входы которых соединены с пр  мым выходом триггера, второй выход
55 каждого j-ro блока подсчета единиц по модулю к группы соединен с третьи входом j-ro элемента И группы (1 Дб Р число каналов многоканального преобразовател  парал40 лельного кода в последовательный), выход которого соединен с соответст- .вующим входом элемента ИЛИ, информационные выходы счетчика по модулю К  вл ютс  группой информационных вытируетс  в преобразователе 2). При этом во врем  работы преобразовател 
2 он преобразует количество нулей , соответствующей группы разр дов вход- 45 ходов устройства, первый выход кажного кода в последовательность ам- дого т-го блока подсчета единиц по
пульсов, которые поступают через эле- модулю К группы соединен с (га+3)-ми
40 лельного кода в последовательный), выход которого соединен с соответст- .вующим входом элемента ИЛИ, информационные выходы счетчика по модулю К  вл ютс  группой информационных вымент ИЛИ 4 на вычитающий счетный вход счетчика 5 по модулю К, уменьша  каждый раз его содержимое на/ единицу
В результате по окончании работы преобразовател  2 в счетчике 5 ока- . зываетс  записан код числа (n,)modK- -(n,-m,)raodK(m ,)modK. В остальнс работа устройства происходит в описанном пор дке.
Таким образом, предлагаемое устройство  вл етс  простым, чем известное, за счет использовани  невходами каждого п-го элемента И груп пы ( 1 т m+1 п р-1), о т - 5дЛичающеес  тем, что, с целью упрощени  устройства, оно содержит группу и (р-1) элементов РШИ, причем первьй вход j-ro элемента ИЛИ группы соединен с информационным выходом (j+1)-ro канала многоканального преобразовател  параллельного кода в последовательный, второй вход каждого j-ro элемента ИЛИ группы сое динен с выходом j-ro элемента И груп
55
0
5
0
реверсивных блоков подсчета единиц по модулю К.

Claims (1)

  1. Формула изобретен-и 
    Устройство дл  контрол  количест-. ва единиц дво1гчного кода по модулю К, содержащее генератор тактовых импульсов , счетчик по модулю К, элемент И, элемент ИЛИ, группу элементов И, группу блоков подсчета единиц по модулю К и многоканальный преобразователь параллельного кода в последовательный , причем группа информационных входов многоканального преобразовател  параллельного кода в последовательный  вл етс  группой информационных входов устройства, выход конца работы многоканального преобразовател  параллельного кода в последовательный соединен с единич- HLIM входом триггера, пр мой выход которого и первые выходы блоков подсчета единиц по модулю К группы соединены с соответствующими входами элемента И, выход которого  вл етс 
    ходов устройства, первый выход кажвыходом конца работы устройства, выход генератора тактовых импульсов соединен с тактовым входом многоканального преобразовател  параллельного кода в последовательный и первыми входами элементов И груптты, вторые входы которых соединены с пр мым выходом триггера, второй выход
    каждого j-ro блока подсчета единиц по модулю к группы соединен с третьим входом j-ro элемента И группы (1 Дб Р число каналов многоканального преобразовател  параллельного кода в последовательный), выход которого соединен с соответст- вующим входом элемента ИЛИ, информационные выходы счетчика по модулю К  вл ютс  группой информационных вывходами каждого п-го элемента И группы ( 1 т m+1 п р-1), о т - 5дЛичающеес  тем, что, с целью упрощени  устройства, оно содержит группу и (р-1) элементов РШИ, причем первьй вход j-ro элемента ИЛИ группы соединен с информационным выходом (j+1)-ro канала многоканального преобразовател  параллельного кода в последовательный, второй вход каждого j-ro элемента ИЛИ группы соединен с выходом j-ro элемента И груп55
    5140U616
    пы, выход каждого j-ro элемента ИЛИла многоканального преооразовател 
    группы соединен со счетным входомпараллельного кода в последовательj-ro блока подсчета единиц группы,ный или с выходом элемента ШШ, вход
    выход элемента ИЛИ соедршен с вычита-;которого соединен с информационным
    юцим входом счетчика по модулю К,выходом первого канала многоканальсуммирумщий вход которого соединен сного преобразовател  параллельного
    информационным выходом первого кана-кода в последовательный.
SU864155025A 1986-12-02 1986-12-02 Устройство дл контрол количества единиц двоичного кода по модулю К SU1401461A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864155025A SU1401461A1 (ru) 1986-12-02 1986-12-02 Устройство дл контрол количества единиц двоичного кода по модулю К

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864155025A SU1401461A1 (ru) 1986-12-02 1986-12-02 Устройство дл контрол количества единиц двоичного кода по модулю К

Publications (1)

Publication Number Publication Date
SU1401461A1 true SU1401461A1 (ru) 1988-06-07

Family

ID=21270468

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864155025A SU1401461A1 (ru) 1986-12-02 1986-12-02 Устройство дл контрол количества единиц двоичного кода по модулю К

Country Status (1)

Country Link
SU (1) SU1401461A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 275528, кл. G 06 F 11/10, 1968. Авторское свидетельство СССР № 1357960, кл. G 06 F 11/10, 1983. *

Similar Documents

Publication Publication Date Title
SU1401461A1 (ru) Устройство дл контрол количества единиц двоичного кода по модулю К
SU1580563A1 (ru) Устройство дл контрол равновесного кода
SU1587641A1 (ru) Устройство дл преобразовани двоичного кода по модулю К
SU1580564A1 (ru) Устройство дл обнаружени ошибок в равновесном коде
SU1117837A1 (ru) Делитель частоты с переменным коэффициентом делени
SU560222A1 (ru) Устройство дл преобразовани двоичного кода в код гре и обратно
SU1159165A1 (ru) Преобразователь параллельного кода в последовательный
SU1387185A2 (ru) Пороговый элемент
SU993244A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU1438006A1 (ru) Устройство дл подсчета числа единиц двоичного кода по модулю К
SU1427574A1 (ru) Устройство дл подсчета числа единиц двоичного кода по модулю К
SU1166100A1 (ru) Устройство дл делени
SU1211801A1 (ru) Устройство дл индикации
SU1120319A1 (ru) Устройство дл логарифмировани
SU744544A1 (ru) Устройство дл преобразовани кодов
SU978098A1 (ru) Преобразователь временных интервалов
SU1425848A1 (ru) Преобразователь параллельного кода в последовательный
SU506849A1 (ru) Устройство дл выфода данных цифровой интегрирующей структуры
SU1064441A1 (ru) Формирователь длительности импульсов
SU613501A1 (ru) Многоканальный преобразователь кода во временной интервал
SU1015306A1 (ru) Цифровой измеритель относительной разности скоростей
SU1005026A1 (ru) Устройство дл определени количества единиц в двоичном коде N-разр дного числа
SU1741270A1 (ru) Преобразователь кода системы счислени с одним основанием в код системы счислени с другим основанием
SU1056220A1 (ru) Устройство дл линеаризации характеристик измерительных преобразователей
SU1042171A1 (ru) Устройство дл контрол многоканальных импульсных последовательностей