SU1117837A1 - Делитель частоты с переменным коэффициентом делени - Google Patents

Делитель частоты с переменным коэффициентом делени Download PDF

Info

Publication number
SU1117837A1
SU1117837A1 SU833543713A SU3543713A SU1117837A1 SU 1117837 A1 SU1117837 A1 SU 1117837A1 SU 833543713 A SU833543713 A SU 833543713A SU 3543713 A SU3543713 A SU 3543713A SU 1117837 A1 SU1117837 A1 SU 1117837A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
group
output
counting
bus
Prior art date
Application number
SU833543713A
Other languages
English (en)
Inventor
Сергей Петрович Чуб
Алексей Петрович Шлемов
Александр Александрович Гутшмидт
Original Assignee
Новосибирский электротехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новосибирский электротехнический институт filed Critical Новосибирский электротехнический институт
Priority to SU833543713A priority Critical patent/SU1117837A1/ru
Application granted granted Critical
Publication of SU1117837A1 publication Critical patent/SU1117837A1/ru

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

ДЕЖТЕЛЬ ЧАСТОТЫ С ПЕРЕМЕННЬМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, содержащий блоки задани  кодов, выходы каждого из которых поразр дно соединены с информационными входами последовательно соединенных счетных декад единиц, дес тков, сотен, выходную .шину, входную шину, отличающийс  тем, что, с целью повьше ,ни  быстродействи , в него введен статико-динамический триггер, состо щий из элементов 2И-2ИЛИ-НЕ, элемента 8И-.2ИЛИ-НЕ и первого и второго элевсеаж1 )эггл$5 i I-S4S- MftT ментов 2ИЛИ-НЕ, при этом первый вход группы И элемента 2И-2ИЛИ-НЕ соединен с входной шиной, первым входом группы И элемента 8И-2Ш1И-НЕ, первыми входами первого и второго элементов 2ИЛИ-НЕ, второй вход первого из которых соединен с выходом элемента ,2И-2ИЖ-НЕ и входом группы ИЛИ элемента 8И-2ИЛИ-НЕ, выход первого элементд 2ИЛИ-НЕ соединен с вторым входом группы И элемента 8И-2Ш1И-НЕ, второй вход второго элемента 2ИЛИ-НЕ соединен с входом группы ИЛИ элемента 2И-2ИЛИ-НЕ, с выходом элемента 8И-2ИЖ-НЕ, с входом предварительной записи всех счетных декад и выходной шиной устройства, выход второ (Л го элемента 2ИЛИ-НЕ соединен с вторым входом группы И элемента 2И-2ИЛИ-НЕ, а с третьего по восьмой входы группы И элемента 8И-2ИЛИ-НЕ соединены с § выходами соответственно младших- и старших разр дов счетных декад еди , ниц, дес тков, сотен, причем счетный МР вход счетной декады единиц соединен с входной шиной.

Description

Изобретение относитс  к импульсно технике и может быть использовано дл автоматических систем управлени , контрол  и в синтезаторах частот. Известно устройство, содержащее последовательно соединенные счетные декады единиц, дес тков, сотен вход первой из которых соединен с входно шиной и первым входом элемента ЗАПРЕТ, выход которого соединен с входами сброса счетных декад, а второй вход - с выходной шиной и выходом элемента И, первый, второй и тр тий входы которого соединены с выходами соответственно первого, второго и третьего декадных переключателей , которые через депшфраторы соеди нены с выходами декад соответственно единиц, дес тков, сотен Cl 3Недостатком устройства  вл етс  низкое быстродействие, определ емое временем распространени  сигнала в элементах блока сброса, образованного элементами И и ЗАПРЕТ. Наиболее близким по технической сущности к изобретению  вл етс  устройство , содержащее блоки задани  кодов, каждый из которых поразр дно соединен с информационными входами последовательно соединенных счетных декад единиц, дес тков, сотен, выходную и входную шину, детектор, вен тильные и формирующие элементы, первый вход вентильного элемента соединен с входной шиной, а второй - с выходом детектора, первый выход вентильного элемента соединен со счетны входом счетной декады единиц, а второй - с входами вентильных элементов 2. ,. Однако в известном устройстве так же нельз  достичь максимального быстродействи , соответствующего быстродействию декад. Это определ етс  имеющейс  последовательностью работы: декада сосчитьшает последний импульс счета, устройство опознавани  вы вл ет соответствующее состо ние декад, по команде устройства опо навани  в декады заноситс  содержи мое из блоков -задани  кодов. Цель изобретени  - повышение быстродействи  устройства. Поставленна  цель достигаетс  тем что в делитель частоты с переменным коэффициентом делени , содержащий блоки задани  кодов, выходы каждого из которых поразр дно соединены с информационными входами последовательно соединенных счетных декад единиц , дес тков, сотен, выходную шину и входную шину, введен статико-динамический триггер, состо щий из элеMeHta 2И-2ИЖ-НЕ, элемента 8И-2ИЛИ-НЕ, и первого и второго элементов 2ИЛИтНЕ, при этом первый вход группы И элемента 2И-21ШИ-НЕ соединен с вхоДной шиной, первым входом группы И элемента 8 -2ИЛИ-НЕ, первыми входами первого и второго элементов 21ЙЙ-НЕ, второй вход первого из которых соединен с выходом элемента 2И-2ИПИ-НЕ и входом группы ИЛИ элемента 8И-2ИЛИ-НЕ, выход первого элемента 2Ш1И-НЕ соединен с вторым входом группы И элемента 8И-2ИЛИ-НЕ, второй вход второго элемента 2ИЛИ-НЕ соединен с входом группы ИЛИ элемента 2И-2ИЛИ-НЕ, с выходом элемента 8И-2ИЛИ-НЕ, с входом предварительной . записи всех декад и выходной шиной устройства, выход второго элемента 2Ш1И-НЕ соединен с вторым входом группы И эл емента 2И-2ИЛИ-НЕ, ас третьего по восьмой входы группы И элемента 8И-2ИЛИ-НЕ соединены с выходами соответственно младших и старших разр дов счетньк декад единиц , дес тков, сотен, причем счетный вход счетной декады единиц соединен с входной шиной. На чертеже приведена ЪтрукТУРна  схема делител  частоты с переменным коэффициентом делени . Делитель частоты с переменным коэффициентом делени  содержит блоки 1-3 задани  кодов, выходы каждого из которых Поразр дно соединены с информационными входами последовательно соединенных счетных декад 4-6 пересчетных единиц, дес тков, сотен, выходную шиНу 7 и входную шину 8, статйко-динамический тригт гер, Состо щий из элемента 2И-2Ш1И-НЕ 9, элемента 8И-2ШШ-НЕ 10 и первого и второго элементов 2ШШ-НЕ 11 и 12, при этом первый вход группы И элемента 9 соединен с входной щиной 8, первым входом группы И элемента 10, первыми входами первого и второго элементов 11 и 12, второй вход первого из которых соединен с выходом элемента 9 и входом группы ИЛИ элемента 10, Выход элемента 11 соединен с вторым входом группы И элемента 10, второй вход элемента 12 соединен с входом группы ИЛИ элемента 9, с выходом элемента 10, с входом предварительной записи счетных декад 4-6 и выходной шиной 7 выход ,12 соединен с вторым входом группы И элемента 9, а с третьего по восьмой входы группы И элемента 10 соединены с выходами соответственно младших и старших разр дов счетных декад 4-6, причем счетньй вход счетной декады единиц соединен с входной шиной 8. Устройство работает следующим образом . При помощи блоков 1-3 в декады 4fi момент окончани  выходного импульс заноситс  двоично-дес тичное число, которое соответствует исходному состо нию декад - К. Входные импульсы поступают на счетный вход декады единиц, первый вход группы И элемента 9, на первые входы элементов 11 и 12 и на первый вход группы И элемента 10. По окончании предьтущего цикла счета на выходе элемента 10 (выход б триггера) устанавливаетс  единичный потенциал, разрешающий работу декад в режиме счета. Пусть задан коэффициент делени  устройства, равный N. После прихода1 ( N-3)-x импульсов входного сигнала На выходах младших и старших разр . дов декад 4-6 устанавливаетс  двойч НО-дес тичный код N2/10 100110011000 или в дес тичной системе К 998, . т.е на выходе 0, младшего разр да декады 4 присутствует нулевой потенциал . С приходом единичного потенциала (N-2) -го импульса входного сигна ла на выходе Q младшего разр да декады 4 с зг1де1жкой на срабатывание триггера f Т-г устанавливаетс  :единичный потенциал, т.е. устанавливаетс  опознаваемое состо ние декад 100110011001 или в дес тичНой системе счислени  К.д 999. На входе элемента; 11 с задержкой на переключение логического элемента t С1, устанавливаетс  нулевой потенци ал .Элемект 11 и группа И элемента 10, а та1кже элемент 12 и группа И элемента 9 образует разностные элементы статико-динамического триггера, раб этающиё с пересечением. Пересечение равно времени задераски t в элементах 9 и 12 («IJi). .Поскольку , то разностный эле мент, образованный элементом 11 и группой и элемента 10, не мен ет состо ни  триггера, а элемент 12 заблокирован единичным потенциалом с выхода Q триггера. По окончании (N-2)-ro импульса входного сигнала на выходе элемента 11 устанавливаетс  единичный потенциал. Таким образом , дл  процесса сосчитьтаниЯ последнего импульса счета отводитс  весь период частоты входного сигнала .. С приходом (N-l)-ro импульса входного сигнала на выходе элемента 1 1 с задержкой Т устанавливаетс  нулевой йотенциал. Так как импульс входного сигнала, выходной импульс элемента 11 и опознаваемое состо ние Kj, декад 4-6 образуют пересечение во времени единичных потенциалов, то триггер измен ет свое состо ние на противоположное, и на вьпхрде элемента 10 с задержкой Т2 1 (относительно Входного сигнала ) устанавливаетс  нулевой потенциал , который  вл етс  дл  декад 4-6 установочным в исходное состо ние К,р им же деблокируетс  элемент 12. Элемент 11 блокируетс  единичным потенциалом с выхода элемента 9, I. - i Дл  срабатывани  устройства опознавани , которым  вл етс  статикодинамический триггер, отводитс  весь период частоты входного сигнала. По заднему фронту (N-l)-ro импульса входного сигнала на выходе элемента 12 устанавливаетс  единичный потенциал . С приходом N-го импульса вкодного сигнала йа выходе элемента 12 с задержкой Т устанавливаетс  нулевой потенциал. Так как импульс входного сигнала и выходной импульс элемента 12 образ5тот пересечение во времени , то триггер переходит в исходное Состо ние, и на выходе элемента 10 с задержкой С, f устанавливаетс  единичный потенциал, разрешающий работу декад в режиме счета. Следовательно , дл  окончани  процесса установки счетчиков в исходное состо ние К- отводитс  также весь период частоты входного сигнала. Далее цикл повтор етс . Таким образом, поскольку 1, Cj« fj , максимальное быстродействие предлагаемого устройства определ етс  из выражени  f ..з If,. .- ./VldKC 3 Коэффициент делени  определ етс  по формуле N Kgc-K j.+ 2. По сравнению с известным устройством в предлагаемом устройстве быст- 5 1117837 ро 6 ействие повьппаете  в m раз tn t- т л 1 +-1 ff т Обычно ,51Г, тогда m .1,5,

Claims (1)

  1. ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, содержащий блоки задания кодов, выходы каждого из которых поразрядно соединены с информационными входами последовательно соединенных счетных декад единиц, десятков, сотен, выходную .шину, входную шину, отличающийся тем, что, с целью повышения быстродействия, в него введен статико-динамический триггер, состоящий из элементов 2И-2ИЛИ-НЕ, элемента 8И-.2ИЛИ-НЕ и первого и второго эле- ментов 2ИЛИ-НЕ, при этом первый вход группы И элемента 2И-2ИЛИ-НЕ соединен с входной шиной, первым входом группы И элемента 8И-2ИЛИ-НЕ, первыми входами первого и второго элементов 2ИЛИ-НЕ, второй вход первого из которых соединен с выходом элемента 2И-2ИЛИ-НЕ и входом группы ИЛИ элемента 8И-2ИЛИ-НЕ,' выход первого элемента 2ИЛИ-НЕ соединен с вторым входом группы И элемента 8И-2ИЛИ-НЕ, второй вход второго элемента 2ИЛИ-НЕ соединен с входом группы ИЛИ элемента 2И-2ИЛИ-НЕ, с выходом элемента 8И-2ИЛИ-НЕ, с входом предварительной записи всех счетных декад и выходной шиной устройства, выход второго элемента 2ИЛИ-НЕ соединен с вторым входом группы И элемента 2И-2ИЛИ-НЕ, а с третьего по восьмой входы группы И элемента 8И-2ИЛИ-НЕ соединены с выходами соответственно младших и старших разрядов счетных декад единиц, десятков, сотен, причем счетный вход счетной декады единиц соединен с входной шиной.
    .Sib. 1117837 >
    111783?
SU833543713A 1983-01-12 1983-01-12 Делитель частоты с переменным коэффициентом делени SU1117837A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833543713A SU1117837A1 (ru) 1983-01-12 1983-01-12 Делитель частоты с переменным коэффициентом делени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833543713A SU1117837A1 (ru) 1983-01-12 1983-01-12 Делитель частоты с переменным коэффициентом делени

Publications (1)

Publication Number Publication Date
SU1117837A1 true SU1117837A1 (ru) 1984-10-07

Family

ID=21046659

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833543713A SU1117837A1 (ru) 1983-01-12 1983-01-12 Делитель частоты с переменным коэффициентом делени

Country Status (1)

Country Link
SU (1) SU1117837A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 783996, кл. Н 03 К 21/36,11.01.79. . 2. Авторское свидетельство СССР ,№ 311268, кл. Н 03 К 23/00,27.05.69 (прототип). :54) *

Similar Documents

Publication Publication Date Title
SU1117837A1 (ru) Делитель частоты с переменным коэффициентом делени
US3947673A (en) Apparatus for comparing two binary signals
SU1069146A1 (ru) Цифровой управл емый преобразователь частоты
SU1120320A1 (ru) Устройство дл вычислени квадрата и квадратного корн
SU1401461A1 (ru) Устройство дл контрол количества единиц двоичного кода по модулю К
SU1130860A1 (ru) Устройство дл делени
SU1166100A1 (ru) Устройство дл делени
SU913336A1 (ru) Устройство для программного управления 1
SU1111157A1 (ru) Устройство дл возведени чисел в @ -ю степень
SU1051727A1 (ru) Устройство дл контрол работоспособности счетчика
SU1734208A1 (ru) Многовходовый счетчик
SU1312571A1 (ru) Частотное множительно-делительное устройство
SU983644A1 (ru) Цифровой измеритель отношени временных интервалов
SU983640A1 (ru) Преобразователь временных интервалов в двоичный код
SU984054A1 (ru) Устройство дл изменени частоты следовани импульсов
SU418971A1 (ru)
SU517163A1 (ru) Устройство дл умножени частоты следовани импульсов
SU520946A3 (ru) Устройство дл компенсации временной погрешности между равномерной и неравномерной последовательност ми импульсов
SU386424A1 (ru) УСТРОЙСТВО дл СОКРАЩЕНИЯ ИЗБЫТОЧНОСТИ ДИСКРЕТНЫХ СИГНАЛОВ
SU1196893A1 (ru) Устройство дл моделировани массового обслуживани
SU1547078A1 (ru) Устройство дл обнаружени ошибок при передаче информации
SU875339A1 (ru) Многоканальное устройство дл програмного управлени
SU1026316A1 (ru) Счетчик импульсов в коде Гре (его варианты)
SU602936A1 (ru) Преобразователь кода в число импульсов
SU570053A1 (ru) Устройство дл делени