SU517163A1 - Устройство дл умножени частоты следовани импульсов - Google Patents

Description

ннк импульсов калибрюванной частоты через вентили подключен ко входам третьего и четвертого блоков сдвига, другие входы которых соединены соответственно с выходами Элементов задержек управл емых делителей частоты, а выходы - со счетными входами вычитающих счетчиков делителей.

На чертеже изображена структурна  схема устройства.

Устройство содержит источник калибров аиной частоты 1, источник входной частоты 2, управл емые делители частоты 3 н 4, измеритель периода S, блоки сдвига 6-9

Управл емые делители частоты содержат вычитающие счетчики 1О и И, регистры пам ти 12 и 13, вентили переноса кодов 14 и 15, элементы задержек 16-19 и вентили 20 и 21,

Измеритель периода 5 содержит суммирующий счетчик 22, вентиль переноса кода 23 н элементы задержек 24 и 25. В блоки сдвига вход т элементы И 26 и 27, элемент запрета на элементах ИЛИ-НЕ 28 и 29, И 30 и 31, элементы задержки 32 и 33, элементы или 34 и 35.

Устройство работает следующим образом .

Перед началом работы вычитающие счетчики 1О и 11 устанавливают в код 2 -1 ( И -число разр дов), суммирующий счетчик 22 и регистр пам ти 12 - в нулевое состо ние . Затем по сигналу Пуск , открывающему вентили 2 О и 21, на счетные входы вычитающих счетчиков 10 и11 начинают поступать через блоки сдвига 6 и 9 им. пульсы от источника импульсов калиброванной частоты 1 с частотой Q . Во втором управл емом делителе частоты 4 эта частота делитс  на коэффициент к,устанонуленный в регистре пам ти 13. Первый счетный импульс { поступает через элемент ИЛИ- 34 блока сдвига 6 на счетный вход вычитающего счетчика 10. Этим импульсом ; счетчик переполн етс  и на его выходе по вл етс  импульс, которь1й

через элемент задержки 16 поступает на управл ющие входы вентил  переноса кода 14, через который в вычитающем счетчике 1О переплсывает обратный код числа N хран щегос  в этот момент 6 регистре, пам ти 12.

Затем импульс управлени  через элемент задержки 17 поступает на входы элементов И 26 и 30 блока сдвига 6. Если в этот момент на с первом входе блока сдвга 6 оказьшаетс  импульс f Q , этот блок обеспечивает сдвиг по времени одновременно прищедших импульсов счета и управлени Срабатывает элемент И 26, и на его вы

ходе по вл етс  сигнал, который попадает на элемент задержки 32 и элемент ИЛИ-НЕ 28, Задержанный элементом задержки 32 импульс затем поступает через элемент ИЛИ 34 на счетный вход вычитающего счетчика 10, Сигнал, поступающий на элемент 28, снимает управл ющий сигнал :а его выходе, и импульс управлени  через элементы И 30 и ИЛИ 34 е счетчик 10 не проходит.

ЕСЛИ же сигнал управлени  и счетный импульс поступают на элемент И 26 одновременно , он не срабатывает, на выходе элемента ИЛИ-НЕ 28 имеетс  сигнал, элемент И ЗО подготовлен к срабатыванию , поэтому сигнал управлени  проходит на счетный вход вычитающего счетчика 10 через элементы И 30 и ИЛИ 34.

Благодар  блокам сдвига при одновременном поступлении сигналов управлени  и сченых импульсов сбоев в работе ij потерь информации не происходит.

Импульс, поступивший на вход вычитающего счетчика- 10, добавл ет в него единицу , т.е. формирует дополнительный код числа N. Следуйщий импульс на выходе по вл етс  через 2 -( N ) - N импульсов . Период следовани  импу-льсов на выходе первого управл емого делител  частоты 3 равен Nt о ,а д,у Го/Ь . Аналогично работает второй управл емый делитель частоты 4, на выходе которого Tj -fg/Я. Импульсы с частотой Т. поступают на счетный вход суммирующего счетчика 22 через блок сдвига 8.

Claims (1)

1. Измеритель периода 5 работает следующим образом. Импульс входной частоты f-g ., пройд  через блок сдвига 7 на сбрсовый вход регистра пам ти 12, переводит его в нулевое состо ние. Одновременно этот импульс поступает на управл ющий вход блока сдвига 8 (элемент И 27). Если импульс Т , поступает на счетный вхо блока сдвига 8 (элементы И 27 и 31), элемент И 27 через элемент ИЛИ-НЕ 29 запрещает срабатывание элемента И 31, а сигнал с элемента И 27, Задержанный элементом задержки ЗЗ, поступает через элемент ИЛИ 35 на счетный вход суммирующего.счетчика 22. Если же сИгналь,:На блок сдвига 8 поступают неодновременно, элемент И 27 не срабатывает; . элеме.нт И 31 подготовлен к работе сигналом на выходе элемента ИЛИ НЕ 29. Поэтому импульсы на счетный вход сум1«ирующего счетчика 22 поступают через элементу И 31 и ИЛИ 35. БлоЕ сдвига 8 сдвигает импульсы Т , при одновременном поступлении f-- и Т. , в результате чего не тер етс  информаци . Анало1 ично работает блок сдвига 7,который обеспечивает сдвиг импульса,производ  щего сброс в регистре пам ти 12 относител но импульса перезаписи кода W в вычитающий счетчикЮ.Дл  нормальной работы устройства необходимо, чтобы при N 0 код из ре гистра пам ти 12 не переписывалс . Импульсы Т. , поступающие на cчeтш fй вход счетчика 22, преобразуют временной интер валТ-g между двум  импульсами входной частоты ц jcoa N , Этот код с частотой п реписываетс  через вентиль переноса кода 23 в регистр пам ти 12, откуда обратный код N с частотой f,. через вентиль переноса кода 14 записываетс  в вычитающем счетчике 10. Частота на выходе первого управл емого делител  час тоты 3 b.K-t Формула изобретени  1. Устройство дл  умножени  частоты следовани  импульсов, содержащее два управл емых делител  частоты, каждый из которых состоит из вычитающего счетчика, установоч Ь1й вход которого через вентиль переноса кодов сеединен с выходом регистра пам ти, и двух последовательно соединенных элементов задержки, вход одного из которых соединен с выходом вычитающего счетчика, а выход - с вентилем переноса кода, измерител  периода, состо щего из суммирующего счетчика, сбросовый ход которого св зан с последовательно соедннен fibiMH элементами задержки, а выхоД через вентиль переноса кода - со входом регистра пам ти первого управл емого делител  частоты, источники входных импульсов и импульсов калиброванной частоты и вептиди , отличающеес  тем, что, с целью повышени  быстродействи , в него введены блоки сдвига, при этом источВЯК входных импульсов через первый блок сдвига подключен К сбросовому входу регистра пам ти первого управл емого делител  частоты, черЪз элементы задержки Измерител  периода - к управл ющему входу второго блока сдвига, выход которого ровпинен со входом суммирующего счетчика измерител  периода, а источник импульсов калиброванной частоты чере  вентили подключен jso входам третьего и четвертого блоков сдвига, другие входы которых соединены соответственно с выходами элементов задержек управл емых делителей частоты, а выходы - со счетными входами вь1чнтающйх счетчиков делителей. 2- Устройство по 1 6 т л и ч а ю щ е е с   тем, что блок caLMira содержит элемент И, выход которого соединен через элемент Запрет на элемеигах ИЛИ-НЕ и элемент задержки со входами эг емента ИЛИ , при этом выход вычитающего счетчика вгорого управл емого делител  частоты соединен со входами элементов И и Запрет второго блока сдвига, источник импульсов калиброванной частоты соединен со входами элементов ИЛИ третьего и четвертого блоков сдвига, а выходы элементов задержек управл емых делителей частоты со элементов Запрет этих блоков сдвига.