SU1111157A1 - Устройство дл возведени чисел в @ -ю степень - Google Patents
Устройство дл возведени чисел в @ -ю степень Download PDFInfo
- Publication number
- SU1111157A1 SU1111157A1 SU833583731A SU3583731A SU1111157A1 SU 1111157 A1 SU1111157 A1 SU 1111157A1 SU 833583731 A SU833583731 A SU 833583731A SU 3583731 A SU3583731 A SU 3583731A SU 1111157 A1 SU1111157 A1 SU 1111157A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- output
- trigger
- elements
- Prior art date
Links
- 238000009434 installation Methods 0.000 claims abstract description 4
- 230000005540 biological transmission Effects 0.000 claims abstract 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ ЧИСЕЛ В N-Ю СТЕПЕНЬ, содержащее генератор импульсов, первый триггер, первый элемент И, управл емый делитель частоты, второй и третий элементы И, элемент ИЛИ, счетчик показател степени, 1етвертьм элемент И, входы которого соединены соответственно с инверсными выходами счетчика показател степени, выход четвертого элемента И соединен с входом сброса первого триггера и вл етс выходом конца вычислений устройства, вход установки первого триггера соединен с входом пуска устройства, выход генератора импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера, счетный вход управл емого делител частоты соединен с выходом первого элемента И, информационные входы счетчика показател степени соединены с входами показател степени устройства, отличающе е с Я тем, что, с целью повыше- К31Я быстродействи , в него введены два регистра, группа элементов ИЛИ, группа элементов И, накапливающий сумматор, второй триггер, первый вход которого соединен с вычитающим входом счетчика показател степени.и выходом управл емого делител частоты, входы управлени которого соединены с соответствующими выходами первого регистра, разр дные входы которого соединены с соответствующими разр дными входами устройства и первыми входами соответствующих элементов ИЛИ группы, вькоды которых соединены с/первыми входами соответствующих М элементов И группы (М - разр дность входного числа), первые входы остальных L-M элементов И -группы соединены Q с соответствующими разр дными выхода- ми второго регистра (I- разр дность сл результата), остальные М выходок которого соединены с вторьми входами элементов ИЛИ группы, вторые входы элементов И группы соединены с выходом элемента ИЛИ и вхрдом передачи числа накапливающего сумматора, раз р дные входы которого соединены соответственно с выходами элементов И группы, тактовый вход второго регист-, ра соединен с выходом третьего элеСл мента И и вторым входом второго триг ч| гера, пр мой выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента И и первым входом второго элемента И, второй вход которого соединен с инверсньм выходом второго триггера, выход второго элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с входом пуска устройст- ва и тактовым входом первого регистра, разр дные выходы накапливающего сумма-
Description
тора вл ютс выходами результата устройства и соединены с соответствующими разр дными входами второго регистра.
1
Изобретение относитс к области вычислительной техники и может быть использовано в специализированных вычислительных устройствах.
Известно устройство дл возведени чисел в N -ю степень, содержащее три управл емых делител частоты, регистр исходного числа, счетчик результата , триггер, элемент И 1.
Недостатком данного устройства вл етс его низкое быстродействие.
Наиболее близким к изобретению по технической сущности вл етс устройство дл возведени чисел в Ы-ю степень , содержащее генератор импульсов, элемент И, один вход которого соединен с выходом генератора импульсов, счетчик результата, N управл емых делителей частоты, импульсный вход первого из которых соединен с суммирующим входом счетчика результата и с выходом элемента И, счетчик числа, выходы которого подключены к управл ющим входам управл емых делителей частоты, которые соединены между собой последовательно, группу из/К-1 элементов И, на первый вход каждого из которых подключен выход соответствующего управл емого делител частоты, за исключением последнего, элемент ИЛИ, входы которого соединены с выходами элементов И группы и с выхододм последнего управл емого делител частоты, триггер, на $-вход . которого подключена управл юща входна шина, а наR-вход - выход элемента ИЖ, второй вход элемента И соединен с единичным выходом триггера , нулевой выход которого подключен к входам сброса управл емых делителей частоты, счетчик показател , на входы которого подключены шина последовательной подачи кеда, шины параллельной подачи кода и шина сброса. показател , дешифратор, выходы которого соединены с входами счетчика показател , выходы дешифратора соединены с вторыми входами соответствующих элементов И группы, на входы счетчика числа подключены шина последовательной подачи кода, шины паг раллельной подачи кода и шина сброса 5 котора соединена с входом сброса счетчика .результата, выходы которого подключены к выходным шинам t2l,
Недостатком этого устройства также вл етс низкое быстродействие, так
to как дл возведени в ы-ю степень числа А необходимо врем -t, .
Цель изобретени - повьш1ение быстродействи устройства.
Поставленна цель достигаетс тем,
15 что в устройство дл возведени числа в N1-ю степень, содержащее генератор импульсов, первый триггер, первый элемент И, управл емый делитель частоты , второй и третий элементы И, эле20 мент ИЛИ, счетчик показател степени, четвертый элемент И, входы которого соединены соответственно с инверсными выходами счетчика показател степени , выход четвертого элемента И со-
25 единен с входом сброса первого триггера и вл етс выходом конца вычислений устройства, вход установки первого триггера соединен с входом пус ,ка устройства, выход генератора им30 пульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера , счетный- вход управл емого делител частоты соединен с выходом
эс первого -элемента И,. информационные входы счетчика показател степени соединены с входами показател степени устройства, введены два регистра, группа элементов ИЛИ, группа элемен4Q тов И, накапливающий сумматор, второй :триггер, первый вход которого соединен с вычитающим входом счетчика по . казател степени и выходом управл е -мого делител частоты, входы управле45 ни которого соединены с соответствующими выходами первого регистра, разр дные входы которого соединены с соответствующими разр дными входами 3 устройства ипервыми- входами соответ ствующих элементов ИЛИ группы, выходы которых соединены с первыми входа ми соответствующих М элементов И группы (М - разр дность входного чис ла), первые входы остальных L-M элементов И группы соединены с соответствующими разр дными выходами второг регистра (L- разр дность результата ), остальные М выходов которого соединены с вторыми входами элементов ИЛИ группы, вторые входы элемент тов И группы соединены с выходом эле мента ЮШ и входом передачи числа на капливающего сумматора, разр дные входы которого соединены соответственно с выходами элементов И группы тактовый вход второго регистра соединен с выходом третьего элемента И и вторым входом.второго триггера, пр мой выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента И и первым входом второго элемента И, второй вход кото рого соединен с инверсным выходом второго триггера, выход элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с входом пуска устройства и тактовым входом первого регистра, разр дные выходы накапливающего сумматора вл ютс выходами результата устройств и соединены с соответствующими разр дными входами второго регистра. На чертеже приведена блок-схема .устройства. Устройство дл возведени чисел в степень .содержит генератор импульсов 1, первый триггер 2, элемент ИЗ, первый регистр 4, управл емый делитель частоты 5, элемент И 6, второй триггер 7, элемент И 8, элемецт ИЛИ 9, второй регистр 10, групп элементов ИЛИ 11, группу элементов И .12, накапливающий сумматор 13, сче чик показател степени 14, элемент И 15, вход пуска 16, вход числа 17, вход показател степени 18, выход конца вычислений 19, выход результата 20, Устройс1во реализует следующий алгоритм последовательного вычислени степеней числа А: БЛ Д+АН-А-Ь...+А А-А А ; 574 . В .A+A+A jf. ..H-AJ А2 А А-1 V.ll± l ;itlJLi A А В исходном состо нии триггер 2, УДЧ 5 и счетчик 14 наход тс в нулевом положении, а триггер 7 - в единичном (цепи установки устройства s исходное состо ние на чертеже не показаны ), элементы И 3 и И 8 закрыты, элемент И 6 подготовлен к пропуску импульсов, на шине 19 имеетс сигнал. Перед началом работы в счетчик 14 по входам 18 заноситс уменьшенный на единицу код показател степени (т.е. код числа N-1), исчезает сигнал на выходе 19, свидетельству о вкпю биии устройства в работу. На входы 17 подаетс код числа А, а на вход 16 - импульс запуска, который синхронизирован с импульсами генератора 1 и равен им по длительности . Импульс запуска, поступа непосредственно на тактовый вход записи информации в параллельном виде регистра 4 и через элемент ИЛИ 9 на тактовый вход записи информации сумматора 13, заносит в регистр 4 и с.умматор 13 число А (которое на входы занесени информации сумматора 13 поступает через элементы ИЛИ 11 и И 12, а на входы занесени информации регистра 4 непосредственно с входа 17). Кроме того, импульс запуска по своему заднему фронту устанавлива.ет в единичное положение триггер 2. После окончани импульса запуска код числа А снимаетс с входов 17. Единичный сигнал с выхода генератора 1 подготавливает элемент И 3 к пропуску импульсов с выхода генератора 1. Все импульсы с выхода элемента И 3 поступают на вход УДЧ 5, коэффициент делени которого равен А, и на входы элементов И 6 и И 8. Первый импульс с выхода элемента И 3 проходит только через элемент И 6 на вход триггера 7и на тактовый вход записи информации в параллельном виде регистра 10, а так как к его входам занесени информации подключены выходы сумматора 13, то в регистр 10 записываетс число А. В момент окончани первого импульса с выхода элемента И 3, т.е. по его заднему фронту, триггер 7 устанавливаетс в нулевое положение. 51 закрыва элемент И 6 и открыва элемент И 8. Таким образом, второй и последующей импульсы с выхода элемента И 3 проход т только через элемент И 8. Каждый импульс с выхода элемента И 8 через элемент ИЛИ 9 поступает на тактовый вход записи информации сумматора 13 и открывает элементы И 12, при этом в сумматор t3 заноситс содержимое регистра 10, т.е. в данном цикле число А. После поступлени А-го импульса с выхода элемента И 3.на вход УДЧ 5 и элемента И 8 (на элементы И 12 и на тактовый вход записи информации сумматора ТЗ поступит А-1 импульс) по вл етс импульс на выходе УДЧ 5, который про ходит на 3-вход триггера 7 и по свое му заднему фронту устанавливает триг гер 7 в единичное положение, а из содержимого счетчика 14 отнимает 1. Оканчивает один цикл возведени числа А, в сумматоре 13 находитс число В А+А+А+...+А А-А А% а в счетчике 14м -2. Далее аналогично отрабатываютс еще KJ -2 циклов возведени числа А, каждый из которых состоит из переписи содержимого сумматора 13 в регист 10 - осуществл етс первым импульсом данного цикла, а от момента включени устройства это 1-й (А+1)-й, 76 ( 2 А+1)-й,..., t( -2)А-|-1 -й импульсы и прибавлени А-1 раз к содержимому сумматора 13 содержимого регистра 10 (которое теперь равно содержимому сумматора 13), т.е. в течение одного цикла вычисл етс число ...-f. Vl . А АА А. В момент, когда после очередного импульса с выхода УДЧ 5 в счетчике 14 окажетс число О, срабатывает элемент И 15 и сигналом со своего выхода устанавливаетс в нулевое положение триггер 2 (это происходит во врем паузы импульсов генератора 1). На выходе 19 по вл етс сигнал, свидетельствзтощий об окончании воздействи числа А вм-ю степень. Устройство возврапщетс в исходное состо ние (триггер 2, УДЧ 5и счетчик 14 устанавливаютс в нулевое положение , триггер 7 - в единичное) и готово к возведению следующего числа. Длительность возведени числа А вМ-ю степень-1 (H-I). Устройство обеспечивает увеличение быстродействи в А.Т А ШиТт н-Т
/Г
0-N
с т
Д
13 -о
t:
с г
Claims (1)
- УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ ЧИСЕЛ В Ы-Ю СТЕПЕНЬ, содержащее ' генератор импульсов, первый триггер, первый элемент И, управляемый делитель частоты, второй и третий элементы И, элемент ИЛИ, счетчик показателя степени, Четвертый элемент И, входы которого соединены соответственно с инверсными выходами счетчика показателя степени, выход четвертого элемента И соединен с входом сброса первого триггера и является выходом конца вычислений устройства, вход установки первого триггера соединен с входом пуска устройства, выход генератора импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера, счетный вход управляемого делителя частоты соединен с выходом первого элемента И, информационные входы счетчика показателя степени соединены с входами показателя степени устройства, отличающ’е е с я тем, что, с целью повышения быстродействия, в него введены два регистра, группа элементов ИЛИ, группа элементов И, накапливающий сумматор, второй триггер, первый вход которого соединен с вычитающим входом счетчика показателя степени.и выходом управляемого делителя частоты, входы управления которого соединены с соответствующими выходами первого регистра, разрядные входы которого соединены с соответствующими' разрядными входами устройства и первыми входами соответствующих элементов ИЛИ группы, выходы которых соединены с первыми входами соответствующих М элементов И группы (И - разрядность входного числа), первые входы остальных L-M элементов И группы соединены е с соответствующими разрядными выхода- ® ми второго регистра (I- разрядность результата), остальные М выходов которого соединены с вторыми входами элементов ИЛИ группы, вторые входы 'элементов И группы соединены с выходом элемента ИЛИ и вхрдом передачи числа накапливающего сумматора, раз=рядные входы которого соединены соответственно с выходами элементов И группы, тактовый вход второго регист-. ра соединен с выходом третьего элемента И и вторым входом второго триггера, прямой выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента И и первым входом второго элемента И, второй вход которого соединен с инверсным выходом второго триггера, выход второго элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с входом пуска устройст- ва и тактовым входом первого регистра, разрядные выходы накапливающего суммаSU „„НИ 157 тора являются выходами результата вующими разрядными входами второго устройства и соединены с соответст- регистра.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833583731A SU1111157A1 (ru) | 1983-04-25 | 1983-04-25 | Устройство дл возведени чисел в @ -ю степень |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833583731A SU1111157A1 (ru) | 1983-04-25 | 1983-04-25 | Устройство дл возведени чисел в @ -ю степень |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1111157A1 true SU1111157A1 (ru) | 1984-08-30 |
Family
ID=21060668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833583731A SU1111157A1 (ru) | 1983-04-25 | 1983-04-25 | Устройство дл возведени чисел в @ -ю степень |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1111157A1 (ru) |
-
1983
- 1983-04-25 SU SU833583731A patent/SU1111157A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| 1. Авторское свидетельство СССР по за вке № 3429679/24, кл. G 06 F 7/552, 1982. 2. Авторское свидетельство СССР № 1012250, кл. G 06 F 7/552, 1981 (прототип). * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1111157A1 (ru) | Устройство дл возведени чисел в @ -ю степень | |
| US3947673A (en) | Apparatus for comparing two binary signals | |
| SU1653153A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| SU450370A1 (ru) | Счетчик импульсов с индикацией | |
| SU1587501A1 (ru) | Генератор нестационарного случайного импульсного процесса | |
| SU841123A1 (ru) | Делитель частоты следовани импульсовС пРОгРАММНыМ упРАВлЕНиЕМ | |
| SU1529444A1 (ru) | Двоичный счетчик | |
| SU1503044A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
| SU1188846A1 (ru) | Умножитель частоты следовани импульсов | |
| SU594501A1 (ru) | Компаратор | |
| SU1438007A2 (ru) | Преобразователь последовательного кода в параллельный | |
| SU756632A1 (ru) | Преобразователь двоичного кода во временной интервал 1 | |
| SU1524037A1 (ru) | Устройство дл формировани синхроимпульсов | |
| SU1190354A1 (ru) | Многостоповый преобразователь временных интервалов в цифровой код | |
| SU1091113A2 (ru) | Измеритель временных интервалов | |
| SU706935A2 (ru) | Делитель количества импульсов | |
| SU1117837A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| SU1084789A1 (ru) | Устройство дл извлечени корн @ -й степени | |
| SU395989A1 (ru) | Накапливающий двоичный счетчик | |
| SU1562907A1 (ru) | Функциональный преобразователь полинома третьей степени | |
| SU1272332A1 (ru) | Генератор случайных двоичных чисел | |
| SU1504801A1 (ru) | Управляемый делитель частоты следования импульсов | |
| SU970632A1 (ru) | Умножитель частоты следовани импульсов | |
| SU1038943A1 (ru) | Умножитель частоты следовани импульсов | |
| SU402156A1 (ru) | Распределитель импульсов |