SU1327084A1 - Управл емый @ -разр дный распределитель импульсов - Google Patents

Управл емый @ -разр дный распределитель импульсов Download PDF

Info

Publication number
SU1327084A1
SU1327084A1 SU853959315A SU3959315A SU1327084A1 SU 1327084 A1 SU1327084 A1 SU 1327084A1 SU 853959315 A SU853959315 A SU 853959315A SU 3959315 A SU3959315 A SU 3959315A SU 1327084 A1 SU1327084 A1 SU 1327084A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
group
distributor
outputs
Prior art date
Application number
SU853959315A
Other languages
English (en)
Inventor
Юрий Николаевич Цыбин
Original Assignee
Предприятие П/Я А-3724
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3724 filed Critical Предприятие П/Я А-3724
Priority to SU853959315A priority Critical patent/SU1327084A1/ru
Application granted granted Critical
Publication of SU1327084A1 publication Critical patent/SU1327084A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к радиоэлектронике и может быть использовано дл  управлени  индикацией. Отличительной особенностью распределител   вл етс  то, что в каждом цикле распределени  он автоматически устанавливаетс  в исходное состо ние и в нем исключаетс  одновременное по вление нескольких импульсов. Целью изобретени   вл етс  повышение достоверности работы распределител  за счет регул рности структуры. Поставленна  цель достигаетс  за счет введени  двух групп элементов И-НЕ, элемента задержки, двух групп элементов НЕ. 1 нл.

Description

Устройство относитс  к радиоэлектронике и может быть использовано дл  управлени  блоком индикации.
Цель изобретени  - повьгаение достоверности работы распределител  за счет регул рности структуры.
На чертеже изображена схема предлагаемого распределител  импульсов,
торый шунтирует входы элементов 2 И-НЕ последующи-х разр дов с третьего по п-й и так далее до некоторого i-ro разр да, на входе которого име i. О. Триггер 4
етс  потенциал О. Триггер этого разр да не срабатывает, так как на его информационном входе с выхода элемента 7 Н имеетс  сигнал О. Им- Распределитель импульсов содержит ю пульс на i-м выходе не по вл етс , а тактовый вход 1, элементы 2 И-НЕ пер- сигнал с выхода элемента 2 И-НЕ данвой группы, элементы 3 И-НЕ второй группы, 1К-триггеры 4, элемент 5 И, элемент 6 задержки, элемент 7 НЕ группы , входы 8 управлени  выдачей itM- пульсов и выходы 9. Входы синхрони- ации триггеров соединены между собой и с тактовым входом 1.
Элемент 6 задержки может входить в состав дешифратора 5 при соответст- вующем выбрре элементной базы.
Распределитель импульсов работает следующим образом.
Если на всех входах 8 управлени 
выдачей импульсов имеютс  сигналы 07 25 разр дов с управл ющими сигналами то на выходах элемента 5 И формируютс  сигналы 1 с выходов элементов 3 И-НЕ, С выхода элемента 5 И через элемент 6 задержки, предназначенного дл  надежного сброса триггеров 4, сигнал поступает на R-входы триггеров 4, устанавлива  их в состо 30
0 на входах также имеетс  потенциал 1, обусловленный запретом п входу элемента 3 Й-НЕ, соединенном с входом элемента 2 И-НЕ.
Таким образом, на всех входах элемента 5 И по окончании цикла ра пределени  формируютс  потенциалы 1. Элемент 5 И фиксирует это сос то ние и вырабатывает соответствую щий сигнал, который через элемент задержки устанавливает все тригге 4 в исходное состо ние. Далее процесс повтор етс .
ние 1 по инверсным выходам. Сигналы распределени  импульсов при этом на всех выходах отсутствуют.
При наличии сигнала по входу 8 на входе первого элемента 2 И-НЕ по вл етс  1-входе триггера 4 первого разр да по вл етс  сигнал 1 и соответственно на первом выходе распределител  . При этом сформировавшийс  импульс шунтирует входы всех последующих элементов 2 И-НЕ. По поступлении первого импульса по такто- вому входу 1 триггер 4 первого разр да срабатывает, на его выходе по вл етс  сигнал О, Который шунтирует вход элемента 2 И-НЕ первого, разр да Соответственно оканчиваетс  формиро- ванне выходного импульса по первому выходу и снимаетс  запрет с входов элементов 2 И-НЕ последующих разр дов с второго по п-й. При этом, если на входе второго разр да имеетс  потенциал 1 процесс включени  трит- гера 4 второго разр да повтор етс  аналогично и на втором выходе формируетс  импульс распределени , который шунтирует входы элементов 2 И-НЕ последующи-х разр дов с третьего по п-й и так далее до некоторого i-ro разр да, на входе которого име i. О. Триггер 4
етс  потенциал О. Триггер этого разр да не срабатывает, так как на его информационном входе с выхода элемента 7 Н имеетс  сигнал О. Им- пульс на i-м выходе не по вл етс , а сигнал с выхода элемента 2 И-НЕ данного разр да обеспечивает разрешение по i-му входу дл  элементов 2 И-НЕ последующих разр дов (i+l),...,n и так далее до очередного канала с потенциалом 1 на входе разр да, где процессы повтор ютс  с формированием соответствующего канального импульса распределени . После того, как срабатывают все триггеры 4 разр дов, на входах которых имеетс  потенциал 1, на выходах элементов ЗИ-НЕ соответствующих разр дов по вл ютс  сигналы 1, На выходах остальных
25 разр дов с управл ющими сигналами
30
о 45 JQ gg
0 на входах также имеетс  потенциал 1, обусловленный запретом по входу элемента 3 Й-НЕ, соединенному с входом элемента 2 И-НЕ.
Таким образом, на всех входах элемента 5 И по окончании цикла распределени  формируютс  потенциалы 1. Элемент 5 И фиксирует это состо ние и вырабатывает соответствующий сигнал, который через элемент 6 задержки устанавливает все триггеры 4 в исходное состо ние. Далее процесс повтор етс .

Claims (1)

  1. Формула изобретени 
    Управл емый п-разр дный распределитель импульсов, содержащий п IK- триггеров, элемент И, причем синхро входы 1К-триггеров соединены с тактовым входом распределител  импульсов , отличающийс  тем, что, с цельго повышени  достоверности работы распределител  за счет регул рности структуры, в него введены группа из п элементов И-НЕ, элеме.чт задержки, две группы из п элементов НЕ, причем входы задани  режима работы распределител  с первого по п-й соединены с первьЕчи входами элементов И-НЕ. первой группы соотнетствеико с первого по п-й и с первыми входами элементов Н-НЕ второй группы соответственно с первого по п-й, выходы элементов И-НЕ второй группы соединены соответственно с входами элемента И, выход которого соединен с входом элемента задержки, выход которого соединен с R-входами 1К-триггеров, выходы элементов НЕ группы с первого по п-й соединены соответственно с I- входами 1К-триггеров с первого по п-й, К-входы которых соединены с шиной нулевого потенциала распределител , инверсные выходы 1К-триггеров с первого по п-й соединены с вторыми
    входами элементов И-НЕ первой и второй групп соответственно с первого по п-й, выход i-ro элемента И-НЕ, где i ,...,(п-1), первой группы соединен с входами i-x элементов НЕ группы и с входами с третьего по (п+1)-й (i+D-x элементов И-НЕ первой группы, выход п-го элемента И-НЕ первой группы соединен с входами п-х элементов НЕ группы, выходы элементов 1Е второй группы  вл ютс  выходами распределител .
    Вход
    о - выходы
    Составитель Н.Торопова Редактор Е.-Копча Техред А.КравчукКорректор А.Ильин
    Заказ 3389/ 44Тираж 672Подписное
    ВНИИПИ Государ ственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
SU853959315A 1985-09-30 1985-09-30 Управл емый @ -разр дный распределитель импульсов SU1327084A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853959315A SU1327084A1 (ru) 1985-09-30 1985-09-30 Управл емый @ -разр дный распределитель импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853959315A SU1327084A1 (ru) 1985-09-30 1985-09-30 Управл емый @ -разр дный распределитель импульсов

Publications (1)

Publication Number Publication Date
SU1327084A1 true SU1327084A1 (ru) 1987-07-30

Family

ID=21199394

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853959315A SU1327084A1 (ru) 1985-09-30 1985-09-30 Управл емый @ -разр дный распределитель импульсов

Country Status (1)

Country Link
SU (1) SU1327084A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР I 432480, кл. G 06 F 1/04, 1970. Авторское свидетельство СССР В 744534, кл. С 06 F 1/04, 1976. *

Similar Documents

Publication Publication Date Title
SU1327084A1 (ru) Управл емый @ -разр дный распределитель импульсов
SU1338031A1 (ru) Устройство дл формировани импульсов
SU1695283A1 (ru) Управл емый N-разр дный распределитель импульсов
SU1231604A1 (ru) Делитель частоты следовани импульсов
SU1704142A1 (ru) Многофазный импульсный стабилизатор
SU1225048A1 (ru) Устройство дл автоматического поиска канала св зи
SU1248030A1 (ru) Генератор псевдослучайной последовательности
SU1264321A1 (ru) Устройство дл контрол последовательности импульсов
SU1260962A1 (ru) Устройство дл тестового контрол временных соотношений
SU790223A1 (ru) Устройство задани выдержек времени
SU1504650A1 (ru) Распределитель импульсов
SU1354401A2 (ru) Генератор псевдослучайных испытательных последовательностей
SU1087974A1 (ru) Многоканальный распределитель импульсов
SU1341630A1 (ru) Устройство дл ввода информации
SU1598121A1 (ru) Релаксационный генератор с четным числом каналов N
SU1270891A1 (ru) Функциональный счетчик
SU1100728A1 (ru) Многоканальный преобразователь кода во временной интервал
SU1531214A1 (ru) Функциональный счетчик
SU1422374A1 (ru) Устройство дл моделировани равноверо тной бесповторной выборки
SU1443151A1 (ru) Комбинированное устройство временной задержки и формировани импульсов
SU474803A1 (ru) Устройство дл управлени сдвигами
SU1224951A1 (ru) Многоканальный имитатор шумоподобных сигналов
SU1571768A1 (ru) Синтезатор частот
SU473295A1 (ru) Многоканальный селектор импульсов
SU1221648A1 (ru) Устройство дл синхронизации вычислительной системы