SU1225048A1 - Устройство дл автоматического поиска канала св зи - Google Patents

Устройство дл автоматического поиска канала св зи Download PDF

Info

Publication number
SU1225048A1
SU1225048A1 SU843809866A SU3809866A SU1225048A1 SU 1225048 A1 SU1225048 A1 SU 1225048A1 SU 843809866 A SU843809866 A SU 843809866A SU 3809866 A SU3809866 A SU 3809866A SU 1225048 A1 SU1225048 A1 SU 1225048A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
input
output
comparator
communication channel
Prior art date
Application number
SU843809866A
Other languages
English (en)
Inventor
Эрнст Станиславович Остертаг
Original Assignee
Предприятие П/Я А-3650
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3650 filed Critical Предприятие П/Я А-3650
Priority to SU843809866A priority Critical patent/SU1225048A1/ru
Application granted granted Critical
Publication of SU1225048A1 publication Critical patent/SU1225048A1/ru

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

Изобретение может использоватьс  дл  - автоматического поиска канала св зи с максимальным уровнем сигнала и подключени  к этому каналу абонентской аппаратуры. Повышаетс  точность определени  канала св зи с максимальнь1м уровнем сигнала. Устройство содержит мультиплексор (М) 1, компаратор (К) 2, генератор 3 ступенчатого напр жени  (ГСН), счетчик 4 импульсов, управ- л юидай триггер 5, дешифратор 6, два элемента И 7 и 8, два блока 9 и 11 совпадени , . состо щие соответственно из элементов 10 и 12 совпадени , регистр 13 пам ти, состо щий из запоминающих триггеров 14, и блок 15 строа1ровани , состо щий из ключей 16 и элемента ИЛИ 17. Определение канала св зи , по которому поступает сигнал, имеющий максимальную амплитуду, производитс  путем сравнени  сигналов, поступающих из каналов св зи через М 1 на 1-й вход К 2, со ступенчатым напр жением, поступающим от ГСН 3 иа 2-й вход К 2, причем подключение каналов св зи к выходу М 1 и формирование ступенчатого напр жени  производитс  синхронно , а подключение каналов св зи к выходу блока 15 стро&1ровани  производитс  в гг момент определени  канала, имеющего сигнал с наибольшей амплитудой. 1. з.п. ф-лы, 1 ил.

Description

Изобретение относ тс  к электросв зи и может использоватьс  дл  автоматического поиска канала св зи с максимальным уров« нем сигнала и подалючени  к этому каналу абонентской аппаратуры.
Цель изобретени  - повьпиение точности определени  канала св зи с максимальным уровнем сигнала.
На чертеже представлена структурна  электрическа  схема предлагаемого устройства дл  автоматического поиска канала св зи.
Устройство содержит мультиплексор 1, компаратор 2, генератор 5 ступенчатого напр жени , счетчик 4 импульсов, управл ющий триггер 5, дешифратор 6, первый элеме И 7, второй элемент И 8, первый блок 9 совпадени , состо щий из элементов 10.1- 10. К совпадени , второй блок 11 совпаде
ки , состо щий из элементов 12.1-12.К совпадени , регистр 13 пам ти, состо щий из запоминающих триггеров 14.1-14.К, блок 15 стробировани , состо щий из ключей 16.1- , 16JC и элемента ИЛИ 17.
Устройство работает следующим образом.
Определение канала св зи, по которому поступает сигнал, имеющий максимальную амплитуду, производитс  Путем сравнени  сигналов, поступающих из каналов св з  через мультиплексор 1 на первый вход компаратора 2 .со ступенчатым напр жением, поступающим от генератора 3 ступенчатого напр же- ни  на второй.вход компаратора 2, причем подключение каналов св зи к выходу мультиплексора 1 и формирование ступенчатого напр жени  производитс  синхронно, а подключение каналов св зи к выходу блока 15 стробировани  - в момент определени  канала , имеющего сигнал с наибольшей амплитудой
11роисходит это в следующем пор дке. На вход счетчика 4 импульсов поступает непрерьш.на последовательность тактовьи импульсов ТИ 2, в результате чего на выходах этого счетчика образуетс  последовательность п-разр дных двоичных кодов, где п - любое целое, положительное число, большее нул . Эти коды поступают на управл ющие входы мультиплексора 1 и входы дешифратора 6. К вторым входам мультиплексора 1 подключены каналы св аи, по которым поступают входные сигналы, причем число каналов К св зано с разр дностью п-кодов, поступающих на управл ющие входы мультиплексора 1 соотношением К 2,
Следовательно, с выхода мультиплексора 1 на вход компаратора 2 будет поступать сигнал из канала, номер которого соответствует коду, сформированному в данном такте«ом интервале на выходах счетчика 4. На
второй вход компаратора 2 поступает ступенчатое напр жение с выхода генератора 3, причем при поступлении каждого импульса переполнени  с управл ющего выхода счетчика 4 на вход генератора 3, напр жение на выходе последнего уменьшаетс  на одну ступеньку.
Исходному состо нию генератора 3, в ко торое он устанавливаетс  импульсом, nocTjma- ющим по второму входу, соответствует максимальное выходное напр жение. Величина шага ступенчатого напр жени  определ етс  заданной точностью определени  канала с максимальным сигналом, а количество ступенек - амшштудм.1М значением входных сигналов.
Длительность одной ступени равна К тактовых интервалов ТИ 2. Поэтому за врем  действи  одной ступени, на выходе счетчика 4 последовательно сформируютс  все коды от О до К, и на первый вход компаратора 2 через мультиплексор 1 последовательно поступ т сигналы нз всех К Входных каналов. Если ни с одним из этих сигналов
не произойдет сравнени , то сигнал на выходе генератора 3 и соответственно на втором входе компаратора 2, уменьшитс  на ojyiy ступеньку, в счетчик 4 начнет новый цикл формировани  кодов, подключаюишх сигналы
из входных каналов, через мультиплексор 1 к первому входу компаратора 2.
Как только в один из циклов работы . счетчика 4 произойдет сравнение ( гнала, поступившего от мультиплексора 1 на первый вход компаратора 2 с нагф жением, установившимс  в данный момент на втором входе компаратора 2, на его выходе сформи руетс  импульс и переключит управл ющий триггер 5 в состо ние, при этом откроютс  элементы И 7 и 8. .
.--..
В ЭТОТ же момент (с точностью до времени задержки) на выходе элемента И 8 сформируетс  импульс к , простробнрует элементы 12.1-12.К совпадени . По второму входу будет открыт только один элемент совпадени  из второго блока 11 совпадени , а именно тот, на который поступает разрешающий уровень с выхода дешифратора 6, причем номер этого выхода будет соответствовать двончному коду, поступающему в ; данном тактовом интервале от счетчика 4, а значит и номеру канала, снгналы из которого в данном тактовом интервале поступают через мультиплексор 1 на первый вход компара- тора 2.
Предположим, что в зтот момент будет открыт элемент 12.1 совпадени . Тогда импульс с выхода элемента И 8 через элемент
12.1 совпадени  поступит на второй вход триггера 14.1 и установит его в состо ние 1, .При этом по второму входу откроетс  ключ 16.1 и сигналы, поступающие из какала св зи на первый вход ключа 16.1, через элемент ИЛИ 17 поступ т на выход устройства и далее на абонентскую аппаратуру. Через половину тактового интервала на вход элемента И 7 поступит тактовый импульс ТИ 1. Поскольку этот элемент в данном тактовом интервале открыт управл ющим сигналом с выхода управл ющего триггера 5, то ТИ 1 пройдет через него и простробирует элементы 10.1-10.К совпадени  по первым входам. На вторые входы этих элементов совпадени  поступают управл ющие сигналы с выхода дещифратора 6 через инверторы поэтому элемент 10.1 совпадени  будет закрыт, а все остальные элементы 10.2-10JK совпадени  будут открыты по вторым входам. Следовательно, стробир5гющий импульс с выхода элемента И 7 пройдет через все открытые элементы первого блока 9 совпадени  и установит все запоминающие триггера 14.1-14JC, кроме запоми- нающего триггера 14.1, в состо ние О.
-.
.При этом все ключи 16.1-16.К, кроме ключа 16.1, .окажутс  закрытыми по вторым входам и сигналы, поступающие из каналов св зи на их первые входы, к абоненту проходить не будут.
Кроме того, импульс с выхода элемента И 7 поступит на второй вход генератора 3 и установит его в исходное состо ние, т. е. на его выходе установитс  максимальное напр жение, после чего начнетс  новый период поиска канала, по которому поступают сигналы с максимальной амплитудой.
Следует отметить, что включение одного- из запоминающих триггеров 14.1-14.К регис-/ тра 13 пам ти происходит в момент поступлени  на его второй вход тактового импульса ТИ 2, а выключение этого триггера, включенного в предыдущий период поиска, происходит в момент поступлени  на его первый вход тактового импульса ТИ 1, сдвинутого относительно ТИ 2, например, на половину тактового интервала. Это обеспечивает переход с одного канала на другой без прерывани 
Редактор Ю. Середа
Составитель А. Сеселкин
Техред И-ГайдощКоижктор В. Бут га
Заказ 1 65/60Тираж 624Подписное
ВНИИПИ Государствеиного комитета СССР 113035, Москва, Ж.35, Раущска  наб., д. 4/5
Производственно-полиграфическое предпри тие, г.УжгорОд, ул. Проектна , 4
св зи, что имеет важное значение при передаче по каналам св зи щсфровой информации , а также не создает импульсных помех при передаче аналоговой информации.

Claims (2)

1. Устройство дл  автоматического поиска канала св зи, содержащее последовательно
to
15
соединенные регистр пам ти и блок -строби- ровани , последовательно соеданенные управл ющий триггер и нервый элемент И, второй элемент И, компаратор, счетчик импульсов, первый- блок совпадени  и второй блок совпадени , отличающеес  тем, .
что, с цепью повыщени  точности определени  канала св зи с максимальным уровнем сигнала , в него введены мультиплексор, выход которого подключен к первому входу компа0 ратора, генератор ступенчатого напр жени , выход которого подключен к второму входу компаратора, и дещифратор, входы которого соединены с информационными выходами счетчика импульсов, управл ющий выход кото5 рого подключен к первому входу генератора ступенчатого напр жени , второй вход которого соединен с выходом первогс) элемента И и первыми входами первого блюка совпадени , при этом выход второго злемента И подклю0 чей к первым входам второго блока совпаде- ни , вторые входы которого и вторые входы первого блока совпадени  соединены с выходами дещифратора, выходы первого и второго блоков совпадени  подключены к соответству- . ющим входам регистра пам ти, другие входы блока стробировани  соединены с информационными входами мультиплексора, управл ющие входы которого соединены с информационными выходами счетчика импульсов, выход компара тора подключен к одному из входов управл ющего триггера, выход-которого подключен к первому входу второго элемента И, второй вход которого соеданен с другим входом управл ющего триггера. .
2. Устройство по п. 1, отличающеес  тем, что блок стробировани  содержит элемент ИЛИ, входы которого соединены с выходами ключей} входы которых  вл ютс  входами блока стро ровани .
0
5
SU843809866A 1984-11-10 1984-11-10 Устройство дл автоматического поиска канала св зи SU1225048A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843809866A SU1225048A1 (ru) 1984-11-10 1984-11-10 Устройство дл автоматического поиска канала св зи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843809866A SU1225048A1 (ru) 1984-11-10 1984-11-10 Устройство дл автоматического поиска канала св зи

Publications (1)

Publication Number Publication Date
SU1225048A1 true SU1225048A1 (ru) 1986-04-15

Family

ID=21145788

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843809866A SU1225048A1 (ru) 1984-11-10 1984-11-10 Устройство дл автоматического поиска канала св зи

Country Status (1)

Country Link
SU (1) SU1225048A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N 488350, кл. Н 04 В 3/46, 1973. Авторское свидетельство СССР N 1062903, кл. Н 04 Q 11/04, 1982. *

Similar Documents

Publication Publication Date Title
SU1225048A1 (ru) Устройство дл автоматического поиска канала св зи
SU1533021A2 (ru) Устройство дл автоматического поиска канала св зи
SU1262501A1 (ru) Сигнатурный анализатор
SU921095A1 (ru) Делитель частоты
SU1264321A1 (ru) Устройство дл контрол последовательности импульсов
SU1008893A1 (ru) Генератор последовательностей импульсов
SU1213534A1 (ru) Устройство допускового контрол
SU1622857A1 (ru) Устройство дл контрол электронных схем
SU1359896A1 (ru) Устройство дл задержки импульсов
SU1226619A1 (ru) Формирователь последовательности импульсов
SU1377859A1 (ru) Сигнатурный анализатор
SU1367169A1 (ru) Устройство фазового пуска
SU1083188A1 (ru) Генератор потоков случайных событий
SU1308318A1 (ru) Устройство дл психофизиологических исследований операторов
SU1345321A1 (ru) Устройство дл формировани серий импульсов
SU1260962A1 (ru) Устройство дл тестового контрол временных соотношений
SU1350838A1 (ru) Анализатор состо ний приемника цикловой синхронизации
SU498752A1 (ru) Устройство синхронизации по циклам
SU1711342A1 (ru) Способ цикловой синхронизации и система дл его осуществлени
SU1171794A1 (ru) Устройство дл запуска логического анализатора
SU1583876A1 (ru) Устройство дл определени середины электрических импульсов
SU1684918A1 (ru) Имитатор помех
SU1318921A1 (ru) Преобразователь отношени напр жений во временной интервал
SU1072068A1 (ru) Устройство дл моделировани зрительной аккомодации
SU1252792A1 (ru) Устройство дл решени систем линейных дифференциальных уравнений