SU1300653A1

SU1300653A1 - Устройство дл формировани последовательности импульсов

Info

Publication number: SU1300653A1
Application number: SU853926154A
Authority: SU
Inventors: Петр Ильич Сахаров
Original assignee: Предприятие П/Я В-2431
Priority date: 1985-07-10
Filing date: 1985-07-10
Publication date: 1987-03-30

Abstract

Изобретение относитс к электросв зи и обеспечивает увеличение количества импульсов, формируемых за один цикл. Устр-во содержит адресный счетчик (АС) 1, посто нный запоминающий блок (ИЗБ) 2, коммутационный счетчик (КС) 3, дешифратор 4, элементы И 5-8, ИЛИ 9. Наличие единицы на входе разрешени выборки запрещает выборку слова из ПЗБ 2 и обнул ет АС 1 и КС 3. При по влении О на входе разрешени выборки устр-во принимает исходное состо ние. При этом коду 00 на входе дешифратора 4 соответствует код 0001 на выходе дешифратора 4. В результате через элемент И 5 и элемент ИЛИ 9 значение информации с первого информационного выхода ПЗБ 2 проходит на выход. С по влением первого и следующих тактовых импульсов на тактовом входе устр- ва происходит изменение кода на выходах АС 1. На выходах ПЗБ 2 код будет измен тьс в соответствии с программой , хран щейс в нем. До 256-го импульса открыт элемент И 5 по первому входу и, следовательно, на выход устр-ва проходит информаци только с первого выхода ПЗБ 2. 256-му тактовому импульсу соответствуют код 11111111 АС 1 и код 00 на КС 3. При поступлении следующего тактового импульса код АС 1 изменитс на 00000000, а на КС 3 - на 10. Следовательно,откроетс элемент И 6. При этом на выход устр-ва будет проходить сигнал, соотв. временному положению с 257 по 512 такты работы и т.д. t ип. 2 S ел DO 1; ..л I 11 ©-J

Description

113006

Изобретение относитс к электросв зи и может быть использовано в устройствах передачи дискретной ин-- формации.

Цель изобретени - увеличение ко- 5 личества импульсов, формируемых за один цикл.

На чертеже изображена структурна электрическа схема предлагаемого устройства.fO

Устройство дл формировани импульсов содержит адресный счетчик 1, посто нный запоминающий блок 2, коммутационный счетчик 3, дешифратор 4, элементы И 5-8, элемент ИЛИ 9.

Устройство работает следующим образом .

Наличие единицы на входе разрешени выборки запрещает выборку слова из посто нного запоминающего блока 2 и обнул ет адресный счетчик 1 и коммутационный счетчик 2. При по влении . О на входе разрешени выборки устройство принимает исходное состо ние: на информационных выходах коммутационного счетчика 3 остаютс нули , на входах посто нного запоминающего блока 2 по витс код, соответствующий адресу 00000000. Код 00 на

25

30

входе дешифратора 4 вьфабатьгаает код

0001 на выходе дешифратора 4. Следовательно , элемент И 5 будет открыт по первому входу и передаст на вых.од устройства через элемент ИЛИ 9 значение информации с первого-информа- ционного выхода посто нного запоминающего блока 2. По вление первого и каждого следующего тактового импульса на тактовом входе устройства вызывает изменение кода на информа- ционных выходах адресного счетчика 1, а, следовательно, и на а цресных входах посто нного запоминающего блока 2. На информационных выходах посто нного запоминающего блока 2 код будет измен тьс в соответствии с программой, хран щейс в нем. До 256-го импульса открыт элемент И 5 по первому входу. Следовательно, на выход устройству будет проходить нн- формаци только с первого выхода по

5

0

5 0 -5 0

33 -2

сто нного запоминающего блока 2. 256- му тактовому импульсу соответствует код на информационных выходах адресного счетчика 1, равный 11111111, а код на информационных выходах коммутационного счетчика 3 - равный 00. При подаче следующего тактового импульса на тактовый вход устройства код на выходе адресного счетчика 1 изменитс на 00000000, а на выходе коммутационного счетчика 3 изменитс на 10. Следовательно, элемент И 6 откроетс по первому входу, а все остальные элементы И 5, 7 и 8 по первому входу будут закрыты. Таким образом , на выход устройства будет поступать очередность импульсов, соответствующа временному положению с 257 по 512 цикл работы и т.д.

Claims

Формула изобретени

Устройство дл формировани последовательности импульсов, содержащее адресный счетчик, выходы разр дов которого соединены с соответствующими адресными входами посто нного запоминающего блока, вход разрешени выборки которого подключен к входу установки адресного счетчика и вл етс входом разрешени выборки устройства, тактовым входом которого вл етс тактовый вход адресного счетчика, отличающеес тем, что, с целью увеличени количества импульсов , формируемых за один цикл, в него введены элемент ИЛИ, элементы И, дешифратор и коммутационный счетчик, выходы которого соединены с входами дешифратора, выходы которого соединены с первыми входами соответствующих элементов И, выходы которых подключены к входам элемента ИЛИ, выход последнего разр да адресного счетчика соединен с первым входом коммутационного счетчика, второй вход которого подключен к входу разрешени выборки посто нного запоминающего блока, выходы которого соединены с вторыми входами элементов И, при этом выход элемента ИЛИ вл етс выходом устройства.