SU1295400A2

SU1295400A2 - Устройство дл тестового контрол цифровых узлов электронных вычислительных машин

Info

Publication number: SU1295400A2
Application number: SU853837893A
Authority: SU
Inventors: Людмила Алексеевна Акульшина; Юрий Федорович Ерофеев; Петр Иванович Унру; Ольга Всеволодовна Малявко
Original assignee: Новосибирский электротехнический институт
Priority date: 1985-01-04
Filing date: 1985-01-04
Publication date: 1987-03-07

Abstract

Изобретение относитс к области цифровой вычислительной техники, может быть использовано в аппаратуре автоматического контрол и диаг- . ностики узлов ЭВМ и вл етс усовершенствованием изобретени по авт.св. № 694863. Целью изобретени вл етс повышение быстродействи . Устройство содержит формирователь 4 теста, блок 5 управлени , коммутаторов 6, блок 7 сравнени , регистр 8 сдвига. Коммутатор 6 св зан с контролируемым объектом 11. Дл достижени цели в устройство введены регистр 9 и делитель 10 частоты, позвол ющие программно задавать момент сравнени реакций объекта с эталоном, .который может мен тьс в зависимости от типа контролируемого объекта и типа тестового воздействи . 3 ил. (Л 0

Description

фиг.1

1Ч

Изобретение относитс к цифровой Вычислительной технике, может быть использовано в аппаратуре автоматического контрол и диагностики узлов ЭВМ и вл етс усовершенствованием известного устройства по авт. св. № 694863.

Целью изобретени вл етс повышение быстродействи .

На фиг.I приведена схема устройст

ва; на фиг.2 - структура блока управлени и коммутатора; на фиг.З - вариант структуры делител .частоты с регистром .

Устройство дл тестового контрол цифровых узлов-электронных вьмисли- тельных машин содержит зaпo данaющий блок }, блок 2 записи информации, регистр 3 теста, образующие формирователь 4 теста, блок 5 управлени , коммутатор 6, блок 7 сравнени , регистр 8 сдвига, регистр 9,делитель 10 частоты , контролируемый узел II, блоки триггеров 12 и 13, элементы И-НЕ 14, элементы И 15 и 16, элементы ИЛИ 17, триггер 18, генератор 19 импульсов, элемент И 20, элемент ИЛИ 21, делитель 22 частоты с переменным коэффициентом делени , выполненный на интегральной схеме ИЕ 8, элемент НЕ 23. В. качестве формировател 4 теста может быть применена ЭВМ Электроника 60.

Устройство работает следующим образом .

Тестова информаци , хран ща с в формирователе тестов, поступает на шину данных. Структура теста такова: тест состоит из двух частей - заголовка и последовательности кадров. Заголовок теста - это информаци о распределении выводов контролируемого узла 1I. Каждый кадр теста содержит стимулирукицее слово цл контролируемого узла и эталлонное слово (эталлонное значение выходов контролируемого узла). Если задержка фиксации результата предыдущего шага проверки отличаетс от текущего, то кадр теста содержит командное слово дл делител 10 частоты.

Работу устройства можно разбить на два этапа: первый - настройка

этап контрол .

блока управлени , второй - пошаговое тестирование,

На первом этапе в блок 5 по сигналу на линии 24 записываетс заголовок теста. Блок 5 вырабатывает в па- рафазном коде сигналы управлени коммутатором 6 и определ ет входные и выходные контакты контролируемого узла 1I. Затем начинаетс второй

5

0

5

0

5

0

5

0

Устройство на отдельном шаге тестировани работает следующим образом.

Claims

По управл ющему сигналу на линии 25 производитс запись командного слова в регистр 9. Формирователь 4 выводит на шину данных стимулирующее слово, которое через коммутатор 6 передаетс на входы контролируемого узла II, и выдает сигнал на 1шнию 26 в делитель 10 частоты, по которому он вырабатывает сигнал управлени фиксацией спуст некоторое врем , соответствующий значению слова в регистре 9. По управл ющему сигналу делитеп IО в блоке 7 сравнени происходит фиксаци отклика KOHTpojmpyeMoro узла. Далее формирователь 4 выводит на щину данных эталонное слово, которое поступает на блок 7 сравнени через коммутатор 6. По сигналу на линии 27 результат сравнени записываетс в регистр 8 сдвига. Формула изобретени

Устройство дл тестового контрол цифровых узлов электронных вычислительных машин по авт. св. № 694863, отличающее с тем, что, с целью повьшени быстродействи , в него введены регистр и делитель частоты , причем группа информационных входов регистра соединена с выходами разр дов кода задержки регистра теста, выходы регистра соединены с настроечными входами делител частоты , выход которого соединен с разрешающим входом блока сравнени , син- кровход блока управлени , вход записи регистра, вход запуска делител частоты и синхровход регистра сдвига соединены с выходами командных разр дов регистра теста.

шл

-N -V

Редактор И.Шулла

Составитель И.Хазова Техред Л.Сердюкова

Заказ 618/55

Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

Viit.2

Корректор М.Шарсши