SU1248063A1 - Pulse counter with number of states equal to 2 raised to the n-th power minus one - Google Patents
Pulse counter with number of states equal to 2 raised to the n-th power minus one Download PDFInfo
- Publication number
- SU1248063A1 SU1248063A1 SU843797391A SU3797391A SU1248063A1 SU 1248063 A1 SU1248063 A1 SU 1248063A1 SU 843797391 A SU843797391 A SU 843797391A SU 3797391 A SU3797391 A SU 3797391A SU 1248063 A1 SU1248063 A1 SU 1248063A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bus
- inputs
- flip
- output
- trigger
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в составе генератора треугольных функций дл получени дискретных зна- чений периодических симметричных треугольных функций. Цель изобретени - исключение состо ни 00...00 в выходном коде устройства и введение шины управл ющего сигнала. Дл этого в устройство, состо щее из п (4) 1К-триггеров, шины 8 сброса устройi (Л to 4: 00 о о QOThe invention relates to a pulse technique and can be used as part of a generator of triangular functions to obtain discrete values of periodic symmetric triangular functions. The purpose of the invention is the elimination of the 00 ... 00 state in the output code of the device and the introduction of the control signal bus. To do this, in a device consisting of n (4) 1K-flip-flops, bus 8 reset device (L to 4: 00 o o QO
Description
ства, тактовой шины 7, введены триггер 6 управлени , элемент И-НЕ 5. Пр мые и инверсные выходы 1К-триг- геров 1-4 образуют информационную шину 9 устройства, соответствующие выходы триггера 6 обрагуют шину 10 уп1For example, clock bus 7, control trigger 6 has been introduced, element I-HE 5. The direct and inverse outputs of the 1K-trigger 1-4 form the information bus 9 of the device, the corresponding outputs of the trigger 6 will form the bus 10
Изобретение относитс к импульсной технике и может быть использовано в составе генератора треугольных функций дл получени дискретных значений периодических симметричных тре угольных функций.The invention relates to a pulse technique and can be used as part of a generator of triangular functions to obtain discrete values of periodic symmetric triangular functions.
Цель изобретени - исключение состо ни 00...00 в выходном коде устройства и введение шины управл ющего сигнала-.The purpose of the invention is the elimination of the state 00 ... 00 in the output code of the device and the introduction of the control signal bus-.
На чертеже показана структурна электрическа схема устройства дп ..The drawing shows a structural electrical circuit of the device dp ..
Устройство содержит с первого по четвертый 1К-триггеры 1-4, пр мые вы коды которых соответственно с первого по четвертый вл ютс входами элемента 5 И-НЕ. Инверсный выход IK- триггера 4 соединен с тактовым входо ;триггера 6 управлени . Тактовые вхо- да,1 с первого по четвертый 1К-тригге- ров соединены с тактовой шиной 7 устройства . Входы сброса с первого по четвертый 1К-триггеров 1-4 и триггера 6 соединены с шиной 8 сброса устройства . Пр мые и инверсные выходы 1К-триггеров 1-4 образуют информационную шину 9 устройства, а пр мые и инверсные выходы триггера 6 образуют шину 10 управл ющего сигнала. Выход элемента 5 соединен с I- и К-входами 1К-триггера 1. Пр мой выход i-rp триггера соединен с i-ми I- и К-входами с i+l-ro по четвертый 1К-триггеров, где ,2,3,4. На I- и К-входы триггера 6 подан потенциал логической 1.The device contains first to fourth 1K triggers 1-4, the direct codes of which, respectively, from first to fourth are the inputs of the AND-NOT element 5. The inverse output of the IK-trigger 4 is connected to the clock input; control trigger 6. Clock inputs, 1 from the first to the fourth 1K-flip-flops are connected to the clock bus 7 of the device. The reset inputs from the first to the fourth 1K-flip-flops 1-4 and flip-flop 6 are connected to the bus 8 reset the device. The direct and inverse outputs of the 1K-flip-flops 1-4 form the information bus 9 of the device, and the direct and inverse outputs of the trigger 6 form the bus 10 of the control signal. The output of element 5 is connected to the I- and K-inputs of the 1K-flip-flop 1. The forward output of the i-rp flip-flop is connected to the i-m of the I- and K-inputs from i + l-ro through the fourth 1K-flip-flops, where, 2, 3.4. At the I and K inputs of trigger 6, the potential of logic 1 is applied.
Устройство работает следуюш 5м образом.The device works in the following 5th way.
Перед началом работы 1К-триггеры 1-4 и триггер 6 перевод тс в исходное состо ние, при котором на пр - мых выходах 1К-триггеров 1-4 и .тригравл ющего сигнала. Сигналы шины 10 могут быть использованы дл управлени преобразователем кода в случае применени устройства в составе генератора симметричных треугольных функций . 1 ил.Before starting, the 1K triggers 1-4 and trigger 6 are reset to the initial state, in which there are 1K triggers 1-4 and a trigger signal on the direct outputs. Bus 10 signals can be used to control the code converter when the device is used as part of a generator of symmetrical triangular functions. 1 il.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843797391A SU1248063A1 (en) | 1984-10-01 | 1984-10-01 | Pulse counter with number of states equal to 2 raised to the n-th power minus one |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843797391A SU1248063A1 (en) | 1984-10-01 | 1984-10-01 | Pulse counter with number of states equal to 2 raised to the n-th power minus one |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1248063A1 true SU1248063A1 (en) | 1986-07-30 |
Family
ID=21141017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843797391A SU1248063A1 (en) | 1984-10-01 | 1984-10-01 | Pulse counter with number of states equal to 2 raised to the n-th power minus one |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1248063A1 (en) |
-
1984
- 1984-10-01 SU SU843797391A patent/SU1248063A1/en active
Non-Patent Citations (1)
Title |
---|
Горошков Б.И. Радиоэлектронные устройства. М .Радио и св зь, 1984, с.292. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1248063A1 (en) | Pulse counter with number of states equal to 2 raised to the n-th power minus one | |
US4423338A (en) | Single shot multivibrator having reduced recovery time | |
SU1273923A1 (en) | Generator of pulses with random duration | |
SU1485396A1 (en) | Synchronous divide-by-14 frequency divider | |
SU788375A1 (en) | Time interval-to-digital code converter | |
SU815887A1 (en) | Device for monitoring pulse train | |
SU1506547A1 (en) | Ternary counting device | |
SU1190491A1 (en) | Single pulse generator | |
SU1014152A2 (en) | Rate scaler | |
SU1615703A1 (en) | Series one-digit binary adder | |
SU450162A1 (en) | Tunable phase-pulse multi-stable element | |
SU627583A1 (en) | Pulsed modulator | |
SU1444931A2 (en) | Pulser | |
SU1195450A2 (en) | Code converter | |
SU762150A1 (en) | Pulse shaper | |
SU1075393A1 (en) | Pulse train/rectangular pulse converter | |
SU1531215A1 (en) | Pulse counter in maximum fibonacci codes | |
SU1580535A2 (en) | Ternary counting device | |
SU1491308A1 (en) | Pulsed gate with control signal storage | |
SU1256154A1 (en) | I-k flip-flop with clocking | |
SU705685A2 (en) | Single-contact pulse delay line | |
SU1274135A1 (en) | Pulse shaper | |
SU786007A1 (en) | Inhibition device | |
SU1058072A2 (en) | Pulse repetition frequency divider | |
SU839067A1 (en) | Frequency divider with either integer countdown ratio |