Изобретение относитс к импульсной технике и может быть использовано дл преобразовани серий импульсов в сигналы , длительность которых пропорцио нальна числу импульсов в сери х. ИэЕ1естно устройство дл преобразавани серий импульсов во временные интервалы, соде)жащее четыре счетных триггера, три счетчика, блок исключени первого импульса и два блока совпадени ,соответственно св занные между собой l . Недостатком известного устройства вл етс сложность схемной реализации из-за использовани больиюго количества счетчиков. Дл получени приемлемой точности частота тактовых импульсов должна во много раз превышать частоту импульсовв серии, а счетчики должны быть многоразр дными что усложн ет реализацию схемы. Вторым недостатком известного устройства вл етс относительно низ ка точность. Устройство должно форм ровать выходной импульс, длительност которого разна сумме периодов повторени импульсов в серии. Если в сери 3 импульса, то длительность выходног сигнала равна С 3 Т, где Т - период следовани импульсов в серии. Если же на вход поступает один импульс, длительность выходного сигнала должна .быть равна Т, а устройство вообще не реагирует на одиночные импульсы. Наиболее близким к изобретению в л етс преобразователь последовательности импульсов в пр моугольный импульс, содержащий последова ельно соединенные входную шину, первый эле мент И-НЕ, триггер и второй элемент И-НЕ, инвертор, соединенный с входом элемента задержки, элемент И 2j . Недостатком этого устройства вл етс низка надежность работы, обусловленна критичностью к точности ча стоты следовани импульсов в серии. другим недостатком этого устройства вл етс относительно низка точность формировани выходного импульса .. Если на вход преобразовател подаетс всего один импульс, то сигнал: на выходе совсем не формируетс . В этом случае ошибка формировани сигнала по длительности равна величине периода т. Целью изобретени вл етс повы шение надежности и точности преобразовани . Цель достигаетс тем, что в преобразователе серий импульсов в пр мо угольные импульсы, содержащем последовательно соединенные входную шину, элемент задержки, первый элемент и-Н триггер и второй элемент И-НЕ, а так е инвертор вход которого подключен к входу элемента задержки,-выход инвертора соединен с вторым входом триггера и вторым входом второго эле мента И-НЕ, третий вход которого подключен к ВЫХОДУ первого элемента И-НЁ, второй вход которого соединен с выходом второго элемента И-НЕ и выходной шиной. На фиг.1 представлена функциональна схема преобразовател серий импульсов в пр моугольные сигналы; на фиг.2 - временные диаграммы, по сн ющие его работу. Преобразователь содержит входную шину 1 импульсов серии, элемент 2 задержки, инвертор 3, триггер 4, элементы . И-НЕ 5 и 6, выходную шину 7. Элементы И-НЕ 5 и б образуют триггер . Элемент 2 заде)жки предназначен дл задержки входных импульсов на некоторое врем ь, которое может измен тьс в интервале . Он может быть выполнен, например, из 2К последовательно соединенных инверторов низкочастотной серии микросхем, где ,2,...,п. , J Триггер 4 включает в себ два элемента И-НЕ с перекрестными св з ми. Шина 1 подключена к вхйдам инвертора 3 и элемента 2 задержки, выходом подключенного к первому входу первого элемента И-НЕ 5, второй вход элемента И-НЕ 5 подключен к выходной шине 7 и к выходувторого элемента И-НЕ 6, первый вход которого соединен с выходом триггера 4, второй вход - с выходом- инвертора 3 и вторьол входом триггера 4, первым входом подключенного к выходу элемента И-НЕ 5 и третьему входу второго элемента И-НЕ 6. На фиг.2 введены следующие обозначени : п - количество импульсов в серии Т - период следовани импульсов в серии/ At - погрешность преобразовани . Преобразователь работает следующим образом. В исходном состо нии на шине 1 на выходе элемента 2 задержки и на выходной шине 7 - низкий уровень напр жени (уровень О), на выходах инвертора 3, триггера 4 и элемента И-НЕ 5 - высокий уровень напр жени (уровень 1). В момент времени i при поступлении по шине 1 (фиг.2а) первого импульса серии со скважностью на выходе инвертора по вл етс уровень О, по которому переключаетс триггер 4 (фиг.26) и на его выходе устанавливаетс уровень О. По уровню О с выхода инвертора 3 (а также по уровню О с выхода триггера 4) на выходе элемента И-НЕ б (фиг.2) и шине 8 начинаетс формирование выходного импульса. В момент времени tg по вл етс импульс на выходе элемента 2 (фиг.2И) задержки , при этом создаютс услови дл открывани элемента И-НЕ 5 (фиг.23Т,The invention relates to a pulse technique and can be used to convert a series of pulses into signals whose duration is proportional to the number of pulses in a series. An EA is a device for converting a series of pulses into time intervals, containing four counting flip-flops, three counters, a first pulse exclusion unit, and two coincidence blocks, respectively, interconnected l. A disadvantage of the known device is the complexity of the circuit implementation due to the use of a large number of counters. To obtain acceptable accuracy, the frequency of clock pulses must be many times higher than the frequency of pulses in a series, and the counters must be multi-bit, which complicates the implementation of the circuit. A second disadvantage of the prior art is relatively low accuracy. The device must form an output pulse, the duration of which is different for the sum of the pulse repetition periods in the series. If there are 3 pulses in a series, then the duration of the output signal is C 3 T, where T is the period of succession of pulses in a series. If a single pulse arrives at the input, the duration of the output signal should be equal to T, and the device does not respond to single pulses at all. Closest to the invention is a pulse train converter into a rectangular pulse containing serially connected input bus, first AND-NOT element, trigger and second AND-NE element, inverter connected to the input of delay element, AND 2j element. A disadvantage of this device is low reliability of operation, due to the criticality of the accuracy of the pulse frequency in the series. Another disadvantage of this device is the relatively low accuracy of the formation of the output pulse. If only one pulse is fed to the converter input, then a signal: no output is generated at all. In this case, the error in the formation of the signal in terms of duration is equal to the magnitude of the period m. The aim of the invention is to increase the reliability and accuracy of the conversion. The goal is achieved by the fact that in the converter of a series of pulses into straight-angle pulses, containing a series-connected input bus, a delay element, a first element and a trigger, and a second element NAND, and also an inverter whose input is connected to the input of the delay element, the inverter output is connected to the second input of the trigger and the second input of the second element NAND, the third input of which is connected to the OUTPUT of the first NAND element, the second input of which is connected to the output of the second NAND and output bus. FIG. 1 shows a functional diagram of a converter of a series of pulses into square signals; 2 shows timing diagrams for his work. The Converter contains the input bus 1 pulse series, element 2 delay, inverter 3, trigger 4, elements. AND-NOT 5 and 6, the output bus 7. Elements AND-NOT 5 and b form a trigger. Element 2 of the setting is designed to delay the input pulses for some time, which may vary in the interval. It can be performed, for example, from 2K series-connected inverters of the low-frequency chip series, where, 2, ..., p. , J Trigger 4 includes two NAND elements with cross-links. Bus 1 is connected to the inputs of the inverter 3 and the delay element 2, the output connected to the first input of the first element AND-NOT 5, the second input of the element AND-NOT 5 is connected to the output bus 7 and to the output of the second element AND-NOT 6, the first input of which is connected to trigger output 4, the second input - with the output of the inverter 3 and the second input of the trigger 4, the first input connected to the output of the element AND-NOT 5 and the third input of the second element AND-NOT 6. In figure 2 the following notation is entered: n - number of pulses in series T - the period of the pulse in series; / At - error reobrazovani. The Converter operates as follows. In the initial state, bus 1 at the output of delay element 2 and at output bus 7 shows a low voltage level (level O), at the outputs of inverter 3, trigger 4, and NAND element 5, a high voltage level (level 1). At time i, when the first pulse of the series (Fig. 2a) arrives at the inverter output, a level O appears at which the trigger 4 is switched (Fig. 26) and the O level is set at its output. the output of the inverter 3 (as well as the level O from the output of the trigger 4) at the output of the element AND-NOT b (Fig. 2) and the bus 8 starts the formation of the output pulse. At the moment of time tg a pulse appears at the output of the element 2 (Fig. 2I) of the delay, and conditions are created for opening the element AND-HE 5 (Fig. 23T,
на выходе которого устанавливаетс уровень О, переключающий триггер 4 в исходное состо ние. Уровень 1 на выходе элемента И-НЕ б сохран етс за счет уровн О с выхода элемента И-НЕ 5. В момент времени ta конча.етс действие импульса с выхода элемента 2 задержки, элемент И-НЕ 5 закрываетс , на его выходе устанавливаетУровень 1 на выходс уровеньat the output of which a level O is set, switching the trigger 4 to the initial state. The level 1 at the output of the element AND-NOT b is saved due to the level O from the output of the element AND-NOT 5. At the moment of time ta the pulse of the output from the output of the delay element 2 terminates, the element AND-NOT 5 closes, at its output sets the Level 1 on exit level
ной шине 7 сохран етс , так как к 10 этому моменту времени от второго импульса серии на выходах инвертора 3 и триггера 4 по вл етс уровень О. Процесс повтор етс до момента времени t4f когда по заднему фронту после-15 днего импульса серии с выхода элемента 2 задержки закрываетс элемент И-НЕ 5, при этом на всех выходах элемента И-НЕ 6 установитс уровень 1, который откроетс и на выходкой шине 7 установитс уровень О до поступлени первого импульса следующей серии .Bus 7 remains, since by 10 this time point from the second pulse of the series at the outputs of inverter 3 and trigger 4 appears level O. The process repeats until time t4f when the trailing edge of the after-15 bottom pulse of the series from the element output The 2 delays are closed by the NAND element 5, while on all the outputs of the NES element 6 a level 1 is set, which opens and on the output line 7 the level O is set before the arrival of the first pulse of the next series.
При поступлении на вход одиночного импульса в момент времени tj сформируетс выходной Ю1пульс в промежутке времени между моментами t и t с небольшой погрешностью ftt.When a single pulse arrives at the time tj, an output pulse is generated in the time interval between times t and t with a small error ftt.
Предлагаемое устройство по сравнению с известным обеспечивает более высокую точность преобразовани , так как реагирует и на одиночный импульс, и проще по схемной реализации.The proposed device, in comparison with the known, provides higher accuracy of conversion, since it reacts to a single pulse, and is simpler in circuit realization.