SU1256154A1 - I-k flip-flop with clocking - Google Patents
I-k flip-flop with clocking Download PDFInfo
- Publication number
- SU1256154A1 SU1256154A1 SU843802098A SU3802098A SU1256154A1 SU 1256154 A1 SU1256154 A1 SU 1256154A1 SU 843802098 A SU843802098 A SU 843802098A SU 3802098 A SU3802098 A SU 3802098A SU 1256154 A1 SU1256154 A1 SU 1256154A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- elements
- inputs
- trigger
- Prior art date
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
Изобретение предназначено дл , использовани в устройствах автоматики и телемеханики. Цель изобретени - повышение помехоустойчивости актируемого триггера. Триггер содержит элементы ИЛИ-НЕ 4-11, входы 1-3, и выходы 14 и 15. Введение элементов ИЛИ-НЕ 12 и 13 способствует тому, что сигналы помех, которые могут возникать на входах триггера, могут вли ть на работу схемы только в течение первого такта работы, после переключени тактового сигнала из нул в единицу, а не в течение двух тактов. 1 ил. WThe invention is intended for use in automation and telemechanic devices. The purpose of the invention is to improve the noise immunity of an activated trigger. The trigger contains elements OR-NOT 4-11, inputs 1-3, and outputs 14 and 15. The introduction of elements OR-NOT 12 and 13 contributes to the fact that interference signals that may occur at the inputs of the trigger can affect the operation of the circuit only during the first clock cycle, after switching the clock signal from zero to one, and not during two clock cycles. 1 il. W
Description
11eleven
Изобретение относитс к импульсной технике и предназначено дл использовани в устройствах автоматики и телемеханики.The invention relates to a pulse technique and is intended for use in automation and telemechanic devices.
Цель изобретени - повышение поме хоустойчивости тактируемого триггера На чертеже представлена схема тактируемого 1К-триггера.The purpose of the invention is to increase the interference resistance of a clocked trigger. The drawing shows a diagram of a clocked 1K-trigger.
Триггер содержит три входа 1-3, элементы ИЛИ-НЕ 4-13, выходы 14 и Первый вход первого элемента ИЛИ-НЕ 10 соединен с выходом второго элемента ИЛИ-НЕ 11 и с первым входом третьего элемента ИЛИ-НЕ 4, первый вход второго элемента ИЛИ-НЕ 11 соединен с выходом первого элемента ИЛИ НЕ 10 и с первым входом четвертого элемента ИЛИ-НЕ 5, первые входы п того 7 и шестого 8 элементов ИЛИ-НЕ соединены с выходами соответственно седьмого 6 и восьмого 9 элементов ИЛИ-НЕ, вторые входы п того 7 и шестого 8 элементов ИЛИ-НЕ объединены и соединены с первым входом 2 тактируемого 1К-триггера, а их третьи входы соединены соответственно с выходом шестого 8, вторым входом второго 11, первым входом восьмого 9 элементов ИЛИ-НЕ и выходом п того 7, вторым входом первого 10, первым входом седьмого 6 элементов ИЛИ-НЕ. Вторые входы третьего 4 и четвертого 5 элементов ИЛИ-НЕ соединены соответственно со вторым 1 и третьим 3 входами тактируемого 1К-триггера.The trigger contains three inputs 1-3, elements OR-NOT 4-13, outputs 14 and the First input of the first element OR-NOT 10 is connected to the output of the second element OR-NOT 11 and to the first input of the third element OR-NOT 4, the first input of the second element OR NOT 11 is connected to the output of the first element OR NOT 10 and to the first input of the fourth element OR NOT 5, the first inputs of the fifth 7 and sixth 8 elements OR are NOT connected to the outputs of the seventh 6 and eighth 9 elements OR-NOT, the second inputs of the fifth and sixth eight elements OR are NOT combined and connected to the first input 2 clocked 1K latch, and their third inputs connected respectively to the output 8 of the sixth, the second input of the second 11, the first input 9 of the eighth OR-NO elements and the output of the fifth 7, the second input of the first 10, the first input 6 of the seventh NOR elements. The second inputs of the third 4 and fourth 5 elements OR-NOT are connected respectively to the second 1 and third 3 inputs of a clocked 1K flip-flop.
Hepвый вход дев того элемента ИЛИ-НЕ 12 соединен с выходом первого элемента ИЛИ-НЕ 10, второй вход дев того элемента ИЛИ-НЕ 12 соединен с вторым входом восьмого элемента ИЛИ-НЕ 9 и с выходом четвертого элемента ИЛИ-НЕ 5, выход.дев того элемента ИЛИ-НЕ 12 соединен с вторым входом седьмого элемента 6 ИЛИ-НЕ, Первый вход дес того элемента ИЛИ-НЕ 13 соединен с третьим входом седьмого элемента ИЛИ-НЕ бис выходом третьего элемента ИЛИ-НЕ 4, второй вход дес того элемента ИЛИ-НЕ 13 соединен с вьгходом второго элемента ИЛИ-НЕ 11, выход дес того элемента ИЛИ-НЕ 13 соединен с третьим входом восьмого элемента ИЛИ-НЕ 9.The first input of the ninth element OR NOT 12 is connected to the output of the first element OR NOT 10, the second input of the ninth element OR NOT 12 is connected to the second input of the eighth element OR NOT 9 and the output of the fourth element OR NOT 5, the output. the ninth element OR NOT 12 is connected to the second input of the seventh element 6 OR NOT, the first input of the ten element OR NOT 13 is connected to the third input of the seventh element OR NOT is the bis output of the third element OR NOT 4, the second input of the tenth element OR-NOT 13 is connected to the input of the second element OR-NOT 11, the output of the ten element OR-NOT 1 3 is connected to the third input of the eighth element OR NOT 9.
Устройство работает следующим образом .The device works as follows.
Обозначим сигнал на выходе i-ro элемента через Z,, где i - номер позиции элемента на чертеже, тогдаDenote the signal at the output of the i-ro element through Z ,, where i is the position number of the element in the drawing, then
схему триг1 ра омиспч ь i-nri C мой уравненийtri-ram i-nri C scheme of my equations
ZZ
I V Q Г qI v q q q
(О(ABOUT
4 four
Элементы ИЛИ-НЕ 10 и 11 образуют бистабильную чейку, реализуюш;ую асинхронный RS-триггер с пр мыми входами. Входами бистабильной чейки вл ютс сигналы Z, vi Z., Из сис- темы (1) путем подстановки определ ем значени сигналов Z и Zg JZ C-Zg( Q(KVO)) IZg C-Z,(ZgV KQ V Q(IVQ)). (2) Нри () имеем из системы (2) , (бистабильна чейка, образованна элементами ИЛИ-НЕ 10 и 11, сохран ет свое прежнее состо ние ) .The elements OR-NOT 10 and 11 form a bistable cell, realizing; an asynchronous RS flip-flop with direct inputs. The inputs of the bistable cell are the signals Z, vi Z., From the system (1), by substituting, we determine the values of the signals Z and Zg JZ C-Zg (Q (KVO)) IZg C-Z, (ZgV KQ V Q (IVQ)). (2) Nrie () is obtained from system (2), (a bistable cell formed by the elements OR-NOT 10 and 11 retains its previous state).
При переключении тактового сигна- ла С из О в 1 в первый момент времени (исходное состо ние) , , Z Z 0. В следующий момент времени после переключени тактового сигнала С из О в 1 (первый такт), как его следует из системы (2), сигналы Z и Z g принимают значени When switching the clock signal C from O to 1 at the first moment of time (initial state),, ZZ 0. At the next moment after switching the clock signal C from O to 1 (first clock), as follows from the system (2 ), the signals Z and Z g take values
|Z l-6(OvTQ VQ(KVQ))iQ VKQ| Z l-6 (OvTQ VQ (KVQ)) iQ VKQ
, -- - , - -
lZg I-CCOVKQ VQ(IVQ)KQ VIQ.lZg I-CCOVKQ VQ (IVQ) KQ VIQ.
В зависимости от.значений сигналов I, Кир в следующий после переключени тактового сигнала момент времени (первый такт) сигналы Z HZDepending on the values of the signals I, Cyrus, the next time after the clock signal is switched, the time point (first clock) signals Z HZ
8 получают значени : 8 get the values:
при , at,
Z, T-Q V О Q 0 Zg б Q V 1-Q Q vQ 1, при , Z, T-Q V About Q 0 Zg b Q V 1-Q Q vQ 1, with
Z 7 0-Q V 1 Q Q VQ 1 Z 7 0-Q V 1 Q Q VQ 1
I Q V 0- Q 0, при , I Q V 0- Q 0, with
fz, б Q vo- Q qfz, b Q vo- Q q
lZ3 0 . Q vo Q Q, при I , К 1lZ3 0. Q vo Q Q, with I, K 1
rz, - QVI -Q Qrz, - QVI -Q Q
(Zg 1 Q V t . Q 0.(Zg 1 Q V t. Q 0.
Таким образом, в следующий после переключени тактового сигнала мо3Thus, the next after switching the clock signal MO3
мент времени (перпын такт) значени сигналов Z, и Z устанавливаютс в соответствии со значени ми входных сигналов I, К выходного сигнала О в состо ние лиСо 1, 2,0, либо Z 0, Z 1, так как это предписываетс алгоритмом работы 1К-триггерtime point (first tact) values of signals Z, and Z are set in accordance with the values of input signals I, K of output signal O in the state of LS 1, 2.0, or Z 0, Z 1, as this is required by the 1K operation algorithm -trigger
Тогда, в последующий момент времени (второй такт)значени сигналов Zj и Z будут определ тьс следую11Ц1 образом:Then, at the next moment of time (second cycle), the values of the signals Zj and Z will be determined as follows:
ОABOUT
22
дл случа Z 1,for the case of Z 1,
rz , О D (IQ V KQ vl) 1rz, D (IQ V KQ vl) 1
IZg б I(KQ VIOVO)0, дл случа Z, О, Zg 1IZg b I (KQ VIOVO) 0, for the case of Z, O, Zg 1
fZ , 01 ( V0)0fZ, 01 (V0) 0
Zg 66 (KQ V 10 V 1) .. Следовательно, значени входных сигналов I и К вли ют на значени сигналов Zj HZ только в первый мо- мент времени после переключени тактового сигнала из 1 в О, т.е. только в первом такте после переключени тактового сигнала С. Затем сигналы Z и Z блокируютс по цеп м обратной св зи и независимо от значени входных сигналов I и К сохран ют свое новое значение. Сигналы помех, которые могут возникать на входах триггера , могут вли ть на работу схемы только в течение первого такта работы схемы после переключени тактового сигнала из нул в единицу, а не в течение двух тактов, как это имеет место в известном триггере. Zg 66 (KQ V 10 V 1). Consequently, the values of the input signals I and K affect the values of the signals Zj HZ only at the first time after switching the clock signal from 1 to O, i.e. only in the first clock cycle after the switching of the clock signal C. Then the signals Z and Z are blocked by the feedback circuit and regardless of the value of the input signals I and K retain their new value. Interference signals that may occur at the trigger inputs may affect the operation of the circuit only during the first cycle of the circuit after switching the clock signal from zero to one, and not during two cycles, as is the case with the known trigger.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843802098A SU1256154A1 (en) | 1984-10-17 | 1984-10-17 | I-k flip-flop with clocking |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843802098A SU1256154A1 (en) | 1984-10-17 | 1984-10-17 | I-k flip-flop with clocking |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1256154A1 true SU1256154A1 (en) | 1986-09-07 |
Family
ID=21142847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843802098A SU1256154A1 (en) | 1984-10-17 | 1984-10-17 | I-k flip-flop with clocking |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1256154A1 (en) |
-
1984
- 1984-10-17 SU SU843802098A patent/SU1256154A1/en active
Non-Patent Citations (1)
Title |
---|
Агахан н Т.М., Плеханов С.П. Интегральные триггеры устройств автоматики. - М.:Машиностроение, 1978, с.25, рис.1,16. Гуртовцев А.П.Логическое проектирование устройств автоматики. - Рига: Зинатне, 1978, с.139, рис.4.13. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1256154A1 (en) | I-k flip-flop with clocking | |
GB948568A (en) | System for detecting transpositions of elements within a pulse signal | |
SU1354414A1 (en) | Frequency divider by three | |
SU1248063A1 (en) | Pulse counter with number of states equal to 2 raised to the n-th power minus one | |
SU1311018A1 (en) | Pulse repetition frequency divider with 3:1 countdown | |
SU1205268A1 (en) | Device for summing two random pulse sequences | |
SU1274135A1 (en) | Pulse shaper | |
SU1226620A1 (en) | Pulser | |
SU809036A1 (en) | Device for finding the middle of a time interval | |
SU1205298A1 (en) | Frequency divider with 3:1 countdown | |
JPS57153324A (en) | Interruption controlling adaptor | |
SU1264135A1 (en) | Two-channel pulse-position converter | |
SU595860A1 (en) | Switch | |
SU1283955A1 (en) | Generator of single pulses | |
SU1698984A2 (en) | Scale-of-five frequency divider | |
SU375651A1 (en) | FREQUENCY-PULSE MULTIPLE-PERFORMANCE DEVICE- ^ | |
SU1226627A1 (en) | Device for eliminating contact chatter effects | |
SU1309282A1 (en) | Generator of time intervals | |
SU1226451A1 (en) | Random number sequence generator | |
SU1363430A1 (en) | Digital frequency discriminator | |
SU655075A1 (en) | Divider of pulse recurrence frequency by three | |
SU586558A1 (en) | Timing discriminator | |
SU1226394A1 (en) | Time interval-to-digital code converter | |
SU1338061A1 (en) | Scale-of-ten synchronous circuit | |
SU1350824A1 (en) | Digital filter |