Изобретение относитс к импульс ,ной технике и может быть использова но в различных устройствах автомати ки и вычислительной техники. Известен коммутатор, содержащий счетчик тактовых импульсов и блок антисовпадений С1, Недостатком этого устройства вл етс низка надежность. Наиболее близким к изобретению по технической сущности вл етс коммутатор, содержащий дешифратор, компаратор кодов, шифратор пр мого кода, п триггеров, входы которых соединены соответственно с входными и тактовыми шинами коммутатора, а в ходы - с соответствующими входами д шифратора, выходы которого подключе ны к соответствующим выходным шинам коммутатора и входам шифратора пр м го кода, выходы которого соединены первыми входами компаратора кодов, вторые входы которого соединены с соответствующими входными шинами ко мутатора, а выход - с входами установки в О триггеров С23. Недостатком известного устройств вл етс невысока надежность работ обусловленна невозможностью обнару жени ложных коммутирующих потенциа лов, возбужденных на выходных шинах код номера которых частично повтор ет код номера правильно возбужденно выходной шины. Цель изобретени - повышение надежности коммутатора. Поставленна цель достигаетс тем, что в коммутатор с обнаружением ошибок, содержащий дешифратор, первый компаратор кодов, шифратор пр мого кода и л триггеров, входы которых соединены соответственно с входными и тактовой шинами компаратора , а выходы - с соответствующими входами дешифратора, выходы которого подключены к соответствующим выходным шинам коммутатора и входам шифратора пр мого кода, выходы кото рого соединены с первыми входами компаратора кодов, вторые входы которого соединены с соответствующими входными шинами коммутатора, а выход - с входами установки в О триггеров, введены шифратор обратно го кода , л инверторов и второй компаратор кодов, первые входы которого соединены с соответствующими выходами шифратора обратного кода, а вторые входы - с выходами соответст вующих инверторов, входы которых по ключены к соответствующим входным шинам коммутатора, причем выход вто рого компаратора кодов подключен к входам установки в О триггеров, а входы шифратора обратного кода соединены с соответствующими выхода ми дешифратора. На чертеже представлена функциональна схема коммутатора с обнаружением ошибок дл трехразр дного входного кода С 3) . Устройство содержит входные шины 1-3, тактовую шину 4, триггеры 5-7, дешифратор 8, выходные шины 9-12, шифраторы 13 и 14 соответственно пр мого и обратного кодов, компараторы 15 и 16 кодов, инверторы 17-19. Входные шины 1-3 компаратора соединены с соответствующими входами триггеров 5-7, вторыми входами первого компаратора 15 кодов и через инверторы 17т 19 - с вторЕлми входами второго компаратора 16 кодов. Выходы компараторов 15 и 16 кодов подключены к входам установки в триггеров 5-7, тактовые входы которых соедине-, ны с тактовой шиной 4, а выходы - с соответствующими входами дешифратора 8, выходы которого подключены к соответствующим выходным шинам 9-12 компаратора и входам шифраторов 13 и 14 пр мого и обратного кодов, выходы которых подключены к первым входам соответствующих компараторов 15 и 16 кодов. Коммутатор работает следующим образом . В случае правильного функционировани коммутатора при поступлении управл ющего а разр дного двоичного кода на входные шины 1-3 и тактового сигнала на шину 4 управл ющий сигнал с выходов триггеров 5-7 проходит на входы дешифратора 8, при этом на одной из выходных шин 9-12. по вл етс коммутирующий потенциал. Он поступает на один из входов шифратора 13 пр мого кода и шифратора 14 обратного кода. На выходе шифратора 13 пр мого кода по вл етс код, соответстветствующий управл ющему коду на входных шинах 1-3, поэтому на первых и вторых входах первого компаратора 15 кодов присутствуют одинаковые коды. На выходе шифратора 14 обратного кода по вл етс код, обратный относительно присутствующего на входных шинах 1-3 компаратора. Этот код поступает на первые входы компаратора 16 кодов, на вторые входы которого поступает код с входных шин 1-3, прошедший через инверторы 17-19. Таким образом, на первых и вторых входах второго компаратора 16 кодов присутствуют одинаковые коды. На выходе компараторов 15 и 16 сигнал установки в О триггеров 5-7 не по вл етс и работа коммутатора не прерываетс . В случае по влени коммутирующего отенциала, кроме шины, код номера оторой совпадает с входным управл щим кодом еще на одной шине, устройтво работает следующим образом. Обозначим номер правильно возбуж денной шины А, код номера этой шины и входной управл ющий код а 7. а. Обозначим код ложно возбужденной шины X, код номера этой шины -1 t 7. I Хц« На входах компаратора 15 пр мых кодов сравниваетс код а, ; а ; . arv с кодом а;( + X. ; а,, + х,... + х« (где - операци логического сложени ). На компараторе 1 обратных кодов сравниваетс код а, Ig ; ... а, с кодом а + х ; а. + х . . avi х . Так как А 5 X, хот бы в одном i-OM разр де а- х- , . Могут иметь место два случа . Если ai 0, xt - 1, то а Ф а-1 + т.е. компаратор 15 пр мых кодов выр ботает сигнал, свидетельствующий о сбое. Если ас 1, , то ai, a + х, т.е. компаратор 15 пр мых кодов не Зафиксирует сбой,но так как в данном случае + Xj , компаратор 16 обратных кодов выработает сигнал, свидетельствующий о сбое. Следовательно, при наличии возбужденной выходной шины, код номера которой не совпадает с входным управ л ющим кодом, хот бы у одного из двух компараторов 15 и 16 кодов код на первых входах не соответствует коду на вторых входах, сигнал поступает на входы установки в О триггеров 5-7. Работа коммутатора преры- ваетс , на его входные шины 1-3 необходимо повторно подать управл ющий код. Таким образом, за счет введени шифратора обратного кода, второй компаратор кодов, « инверторов и органн зации дополнительных св зей получена возможность обнаружени любых ошибок в работе коммутатора и соответственно повышена надежнбсть работы устройства в целом.
//