SU1010614A1 - Компаратор - Google Patents

Abstract

1. КОМПАРАТОР, содержащий счетчик, генератор импульсов и блок анализа, причем выход генератора импульсов соединен со счетным входом счетчика, а выходы блока анализа  вл ютс  выходами компаратора, отличающийс  тем, что, с целью упрощени  и повышени  достоверности результата, содержит первый, второй и третий блоки сравнени , выходы которых соединены с соответствующими входами блока анализа, первые группы входов блока сравнени  соединены с группами соответствующих информационных входов компаратора, вход последовательного ввода числа компаратора соединен со счетным входом счетчика, инверсные выходы разр дов которого соединены с вторыми группами -входов блоков сравнени . 9

Description

о: ij;

2,Компаратор по п.1, о т л и ч аю щ и и с   тем, что блок сравнени  содержит резистор смещени  напр жени  высокого уровн , п коммутирующих диодов , VI реле с- нормально разомкнутыми контактами, причем отрицательна  шина источника питани  соединена с nepBHNM клеммами обмоток реле, вторые клеммы которых соединены с первой группой входов блока, втора  группа входов блока соединена через контакты реле

с катодами соответствующих KON-sMyTHpyющих диодов, аноды которых соединены между собой и  вл ютс  выходом блока, между отрицательной шиной источника питани  и выходом блока включен резистор смещени  напр жени  высокого уровн .

3.Компаратор по п.1, отличающий с   тем, что блок анализа содержит первый, второй и третий триггеры , первый, второй и третий элементы И, элемент ИЛИ, причем входы установки триггеров в единичное состо ние

соединены с соответствующими входами блока, единичный выход первого триггера соединен с первым входом первог элемента И, выход которого  вл етс  первым выходом блока, нулевой выход первого триггера соединен с первыми входами второго и третьего элементов М, единичный выход второго триггера соединен с вторыми входами элементов И, единичный выход третьего триггера соединен с третьими входами первого и второго элементов И, нулевой выход третьего триггера соединен с третьим входом третьего элемента И выход которого  вл етс  вторым выходом блока и соединен с входом установки третьего триггера в нулевое состо ние и первым входом элемента ИЛИ, вЕлход второго элемента И  вл етс  третьим выходом блока и соединен с вторым входом элемента ИЛИ, выход которого соединен с входом установки первого триггера в нулевое состо ние.

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматизированных системах контрол  и управлени  при осуществлении допускового контрол  величин, представленных во всех разновидност х взвешенных двоичных кодов (двоичный, двоично-дес тичный и т.д.).

Известно устройство дл  сравнени  чисел, содержащее генератор, триггер, И последовательно соединенных поразр дных узлов сравнени , каждый из которых состоит из элементов И, ИЛИ-НЕ, элемент НЕ, элементы индикации Сll.

Недостатками этого устройства  вл ютс  его малые функциональные возможности , так как сравнение производитс  только с одним числом. Чтобы определить , находитс  ли сравниваемое число в Зсщанных пределах, необходимо использовать два этих устройства.

Известно устройство, обеспечивающе допусковый контроль чисел, содержащее блок сравнени , входы которого соединены с выходами реверсивного счетчика и регистра, формирователь пол  допуска , вход которого соединен с выходом Равно сравнивающего блока, а выход через элемент ИЛИ - с входом реверсивного счетчика, входы управлени  которого через элементы ИЛИ соединены с выходами Больше и Меньше блока сравнени .

Недостатком этого устройства  вл етс  его сложность.

Наиболее близким к предлагаемому  вл етс  компаратор дл  сравнени  двоично-дес тичных чисел, позвол ющий производить ввод измер емой величины как в последовательном, так и в параллельном коде, который содержит два дврично-дес тичных счетчика, состо щих из И декад каждый, пороговый элемент , 4 и формирователей импульсов, выполненных в виде ждущих многофазных мультивибраторов, 4Н элементов И и генератор тактовых импульсов ГЗ.

Недостатками известного компаратора  вл ютс  его сложность и низка  достоверность результата сравнени , св занна  с тем, что при поступлении числа, большего, чем верхний допуск, возможно срабатывание порогового устройства только при переполнении счетчика нижнего- допуска до переполнени  счетчика верхнего допуска. При этом будет сформирован ложный выходной сигнал НОРМА.

Кроме того, известное устройство предусматривает работу только с числами , представленными в двоично-дес тичном коде. Дп  работы с другими кодами необходимо перестраивать блоксхему устройства ( измен ютс  св зи между формировател ми импульсов и счетчиками, а также схеьм формирователей ) .

Цель изобретени  - упрощение устройства и повышение достоверности результата сравнени  (за счет устранени  возможности ложных срабатываний).

Поставленна  цель достигаетс  тем, что компаратор, содержащий счетчик, генератор импульсов и блок анализа, причем выход генератора импульсов соединен со счетным входом счетчика, а выходы блока анализа  вл ютс  выходами компаратора,- содержит первый, второй и третий блоки сравнени , выходы которых соединены с соответствующими входами блока анализа, первые группы входов блоков сравнени  соединены с группами соответствующих информационных входов компаратора, вход последовательного ввода числа компаратора соединен со счетным входом счетчика, инверсные выходы разр дов которого соединены с вторыми группами входов блоков сравнени .

Блок сравнени  содержит резистор смещени  напр жени  высоко -о уровн , П коммутирующих диодов,м реле с нормально разомкнутыми контактами, причем отрицательна  шина источника питани  соединена с первыми клеммами обмоток реле, вторые клеммы которых соединены с первой группой входов блока, втора  группа входов блока соединена через контакты реле с катодами соответствующих коммутирующих диодов, аноды которых соединены между собой и  вл ютс  выходом блока, между отрицательной шиной источника питани  и выходом блока включен резистор смещени  напр жени  высокого уровн .

Блок анализа содержит первый, второй и третий триггеры, первый, второй и третий элементы И, элемент ИЛИ, причем входы установки триггеров в единичное состо ние соединены с соответствующими входами блока, единичный выход первого триггера соединен с первым входом первого элемента И, выход которого  вл етс  первым выходом блока, нулевой выход первого триггера соединен с первыми входами второго и третьего элементов И, единичный выход второго триггера соединен с вторыми входами элементов и, единичный выход третьего триггера соединен с третьими входами первого и второго элементов И, нулевой выход третьего триггера, соединен с третьим входом третьего элемента И, выход которого  вл етс  вторым выходом блока и соединен с входом установки третьего триггера в нулевое состо ние и первым входом элемента ИЛИ, выход второго элемента И  вл етс  третьим выходом блока и соединен с вторым входом элемента ИЛИ, выход которого соединен с входом установки первого триггера в нулевое состо ние.

.На фиг.1 представлена блок-схема компаратора; на фиг.2 - блок-схема блока анализа.

Компаратор содержит г -разр дный счетчик 1, генератор 2 импульсов.

блок 3 анализа, первый, второй и третий блоки 4-6 сравнени , первую, вторую и третью группу информационных входов 7-9 компаратора, информационный вход 10 компаратора, первый, второй и третий выходы 11-13 компаратора . Блок сравнени  содержит группу диодов 14, резистор 15, группу реле 16 .

Блок анализа содержит первый, второй и третий триггеры 17-19, первый, второй и третий элементы И 20-22, элемент ИЛИ 23.

Компаратор работает следующим образом .

В начальный момент счетчик 1 и триггеры 17-19 устанавливаютс  в нулевое состо ние. На группы входов 7 и 9 поступают параллельным кодом значени  верхнего и нижнего допусков соответственно . Измер емое число может быть введено параллельным или числоимпульсным кодом. В первом случае оно подаетс  по группе входов 8, а во втором - через вход 10 устройства. Рассмотрим первый режим. Импульсы от генератора 2 непрерывно увеличивают наход щеес  в счетчике 1 число. В момент, когда наход щеес  в счетчике 1 число станет равным чис.--лу , поступающему на какую-либо группу входов 7-9, в соответствующем блоке 4-6 сравнени  сработаю- те реле 16, на которые подан сигнал логической единицы. Это приведет к тому, что все диоды 14 окажутс  запертыми, и на выходе этого блока сравнени  по витс  низкий потенциал, соответствующий сигналу логической единицы.

В зависимости от соотношени  нижнего допуска Н, верхнего допуска В и измер емого числа И блоки 4-6 сравнени  будут срабатывать в следующей последовательности:

СоотношениеПоследовательчиселносГь срабатывани 

5, 4, 6

и н

4,5, 6

и в

5,6, 4

в и

Если , то сигнал от блока 5 сравнени  поступит на второй вход блока анализа и установит триггер 18 в единичное состо ние. Сигнал с единичного выхода этого триггера поступит на элемент ИЛИ.22, и через него на выход 12 компаратора, сигнализиру , что измер емое число меньше,чем нижний допуск. Одновременно этот сигнал поступит на нулевые входы триггеров 17 и 19, блокиру  их установку в единичное состо ние. Если , то в единичное состо ние будут установлены триггеры 17 и 18, а сигнал по витс  на выходе 13 компаратора. Если И В, то в единичное состо ние будут установлены триггеры 17-19, и сигнал по витс  на выходе 11 компаратора. Во втором режиме генератор 2 импульсов отключаетс , а на группу входов 8 компаратора подаютс  сигналы логического нул . Сигналом об оконча нии передачи числа через вход 10 компаратора служит импульс, подаваемый на S-вход триггера 18 блока 3 анализа . Этот импульс модулирует срабатывание блока 5 сравнени , так что логика работы блока 3 анализа в любом и режимов идентична. Таким образом, сигнал на одном из в()1ходов 11-13 компаратора по витс  через врем  T yn-tf, , где - величина измер емого числа , -tn - 1ериод следовани  импульсов (на выходе генератора 2 или на входе 10 компаратора . Пpeдлaгae Jй компаратор, имеет более высокую надежность (исключаетс  возможность ложных срабатыв.аний ), а также меньшую сложность, так как нет необходимости перестраивать схему компаратора дл  работы с числами, представленными различным кодом.

Claims (3)

1. КОМПАРАТОР, содержащий счетчик, генератор импульсов и блок анализа, причем выход генератора им- пульсов соединен со счетным входом счетчика, а выходы блока анализа являются выходами компаратора, отличающийся тем, что, с целью упрощения и повышения достоверности результата, содержит первый, второй и третий блоки сравнения, выходы которых соединены с соответствующими входами блока анализа, первые группы входов блока сравнения соединены с группами соответствующих информационных входов компаратора, вход последовательного ввода числа компаратора соединен со счетным входом счетчика, инверсные выхода разрядов которого соединены с вторыми группами “входов _с блоков сравнения. . <Q

2. Компаратор по π.1, отличающий с я тем, что блок сравнения содержит резистор смещения напряжения высокого уровня, и коммутирующих диодов, г реле с- нормально разомкнутыми контактами, причем отрицательная шина источника питания соединена с первыми клеммами обмоток реле, вторые клеммы которых соединены с первой группой входов блока, вторая группа входов блока соединена через контакты реле с катодами соответствующих коммутирующих диодов, аноды которых соединены между собой и являются выходом блока, между отрицательной шиной источника питания и выходом блока включен резистор смещения напряжения высокого уровня.

3. Компаратор по п.1, отличающийся тем, что блок анализа содержит первый, второй и третий триггеры, первый, второй и третий элементы И, элемент ИЛИ, причем входы установки триггеров в единичное состояние соединены с соответствующими входами блока, единичный выход первого триггера соединен с первым входом первого элемента И, выход которого является первым выходом блока, нулевой выход первого триггера соединен с первыми входами второго и третьего элементов И, единичный выход второго триггера соединен с вторыми входами элементов И, единичный выход третьего триггера соединен с третьими входами первого и второго элементов И, нулевой выход третьего триггера соединен с третьим входом третьего элемента И, выход которого является вторым выходом блока и соединен с входом установки третьего триггера в нулевое состояние и первым входом элемента ИЛИ, выход второго элемента И является третьим выходом блока и соединен с вторым входом элемента ИЛИ, выход которого соединен с входом установки первого триггера в нулевое состояние.