SU1378053A1 - Устройство дл контрол - Google Patents

Устройство дл контрол Download PDF

Info

Publication number
SU1378053A1
SU1378053A1 SU864132166A SU4132166A SU1378053A1 SU 1378053 A1 SU1378053 A1 SU 1378053A1 SU 864132166 A SU864132166 A SU 864132166A SU 4132166 A SU4132166 A SU 4132166A SU 1378053 A1 SU1378053 A1 SU 1378053A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
bus
installation
inputs
Prior art date
Application number
SU864132166A
Other languages
English (en)
Inventor
Владимир Дмитриевич Лукьянов
Мария Николаевна Некрасова
Original Assignee
Предприятие П/Я Г-4088
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4088 filed Critical Предприятие П/Я Г-4088
Priority to SU864132166A priority Critical patent/SU1378053A1/ru
Application granted granted Critical
Publication of SU1378053A1 publication Critical patent/SU1378053A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение предназначено дл  фиксации неисправной работы двоичного счетчика, привод щей к преждевременному , ложному по влению сигнала на его входе. Устройство содержит двоичньй счетчик 1, блок 2 дифцепей, блок 3 дешифрации, элемент 4, тригг гер 6, элементы И 7,9 и 14, элемент НЕ 8, Введение элемента ИЛИ 5, триггера 11, элемента И-НЕ 12 и образование новых функциональных св зей обеспечивает помимо контрол  работоспособности двоичного счетчика контроль его исходного состо ни . В описании дан пример реализации блока 3 дешифрации, 2 з,п. ф-лы, 1 ил.

Description

.. -
-:lf7
со
v|
сю
о
СП
00
1
Изобретение относитс  к устройствам автоматики и вычислительной ТР.Х НИКИ и предназначено дл  фиксации неисправной работы двоичного счетчи ка, привод щей к преждевременному, ложному по влению сигнала на его выходе .
Целью изобретени   вл етс  повышение глубины контрол ,
Поставленна  цель достигаетс  путем введени  новых конструктивных признаков, обеспечивающих, помимо контрол  работоспособности двоичного счетчика, контроль исходного состо - ни  двоичного счетчика.
На чертеже приведена схема устройства дл  контрол ,
На чертеже обозначено: .двоичнь й счетчик 1, блок 2 дифцепей, блок 3 дешифрации, группа 3.1 резисторов блока 3 дешифрации, группа 3,2 диодов блока 3 дешифрации, нагрузочньш резистор 3.3 блока 3 дешифрации, обща  шина 3.4, пороговый элемент 4, элемент ИЛИ 5, первый триггер 6, первый элемент И 7, элемент НЕ 8, второй элемент И 9, входна  шина 10, второй триггер и, элемент И-НЕ 12, шина 13 установки, третий элемент И 14.
Входна  шина JO соединена с первым входом элемента И 7, выход и второй вход которого соединены соответственно со счетным входом двоичного счетчика 1 и с инверсным выходом триг гера 6, вход установки в ноль которого соединен с шиной: J3 установки и входом сброса двоичного счетчика, пр мые выходы разр дов- и инверсный выход последнего разр да которого со единены с входами блок-а 2 дифцепей, выходы которого соединены с входами блока 3 дешифрации, выход элемента НЕ 8 соединен с первым входом элемента И 9, входы установки в единицу, в ноль и инверсный выход триггера 11 соединены соответственно с выходом элемента И 7, с шиной J3 установки и первым входом элемента И 14, второй вход которого соединен с выходом элемента И-НЕ 12, входы которого соединены с инверсными выходами разр дов двоичного счетчика 1, выход элемента И 14 соединен с первым входом элемента ИЛИ 5, выход и второй вход которого соединены соответственно с входом установки в единицу триггера 6 и с выходом элемента И 9, второй вход которого соединен с первым выЗ
10
5
20 25 зо
.,- п д
/УОЗЗ2
ХОДОМ блока 3 дешифрации, второй выход которого соединен с третьим входом элемента ШШ 5, вход элемента НЕ 8 соединен с выходом элемента И 7.
В блоке 3 дешифрации катоды груп- . пы 3.2 диодов соединены через нагрузочный резистор 3.3 с общей шиной 3.4 и соединены с первым выходом блока 3 дешифрации, второй выход которого соединен с выходом порогового элемента 4, вход которого соединен с катодами группы 3.2 диодов, аноды которых соединены с первыми выводами группы 3.1 резисторов, вторые выводы резисторов которой соединены с входами блока 3 дешифрации. На первом выходе блока 3 дешифрации реализуетс  функци  ИЛИ сигналов, поступающих на входы блока 3. На втором выходе блока 3 сигнал по вл етс  только в случае , когда на входах блока 3 одновременно присутствуют два или более сигналов .
Устройство работает следуюш 1м образом .
В исходном состо нии счетчик 1 и триггеры 6,1 обнул ютс  при подаче импульса напр жени  на шину 13, Если подвод щие цепи обнулени  в счетчике J и элементы, обеспечивающие обнуление в каждом счетном триггере, исправны , то инверсные выходы триггеров счетчика 1 будут находитьс  в состо нии 1. На выходе элемента И-НЕ 12 установитьс  уровень О, на выходах элементов 14.5 сигнала, управл ющего триггером 6, не образу етс  и он остаетс  в исходном состо нии .
Если какие-либо из триггеров счет чика 1 не приход т в исходное нуле- вое состо ние, то на выходе элемента И-НЕ 12 установитс  напр жение 1. Поскольку инверсный выход триггера II также находитс  в состо нии 1, то на выходе элемента И I4 будет сформирован сигнал, который через элемент ШШ 5 переключит триггер 6, сигнализиру  о неисправности.
Контроль исходного состо ни  происходит в течение всего интервала времени до начала поступлени  счетных импульсов на шину 10 устройства. При поступлении первого же счетного импульса срабатывает триггер 11, снима  контроль исходного состо ни ,так как на входе элемента И 14, подключенного к триггеру 11, установитс 
50 ,
55
о, и элемент И 14 становитс  нечувствительным к изменению сигналов на его другом входе.
Правильность изменени  состо ний счетчика 1 в моменты поступлени  на. его вход счетных импульсов контролируетс  с помощью блока 2 дифференцирующих цепочек и блока 3 дешифрации. При контроле используетс  закономерность работы двоичного счетчика 1; поступление каждого входного импульса в счетчик 1 вызьшает переход триггера из состо ни  О в 1 только в од ном из разр дов. Импульсы положитель ной пол рности, возникающие попеременно на выходе блока 2 дифференцирующих цепочек в моменты переключени  триггеров из О в 1, поступа
О в 1
ют через группу 3.1 резисторов и группу 3.2 диодов на общий нагрузочный резистор 3-3 и, одновременно,на входы порогового элемента 4 и элемента И 9.
Величина сопротивлени  резисто- ров 3-1 выбираетс  большей величины сопротивлени  3-3, т.е. обеспечиваетс  режим генератора тока.
При протекании тока через резистор 3.3 от одной дифференцирующей це- почки блока 2 на нем создаетс  падение напр жени , величина которого меньще напр жени  срабатывани  порогового элемента 4.
Пороговый элемент 4 не срабатывает и,следовательно, не срабатывает и триггер 6. С выхода элемента И 9 сиг нал также не поступает, т.к. во врем  действи  на его входе положительного импульса напр жени  с резистора 3-3, на другом его входе действует в это врем  отрицательный импульс, снимаемый с выхода элемента НЕ 8. Длительность его равна длительности счетных импульсов на входной шинеЮ
Этот режим работы соответствует нормальной работе счетчика 1.
В случае, если при приеме входных импульсов в счетчике I происходит сбой из-за одновременного переноса единицы из разр дов, наход щихс  в , в соседние с ним разр ды, наход щиес  в О, что свидетельствует о неправильной рабоче счетчика J, на
5 Ю
25 Q д
78053
от других цепочек блока 2 и, миру сь с током от одной цепочки, создает результирующее падение напр жени  на резисторе 3-3, превышающее порог срабатывани  элемента 4. Триггер 6 срабатывает, сигнализиру  о неисправности, и одновременно прекращаетс  прием сигналов с входной шины J О через элемент И 7.
Контроль счетчика 1 в паузах между счетными импульсами в течение паузы . осуществл етс  с помощью элемента НЕ 8 и элемента И 9.
В паузах между импульсами на выходе элемента НЕ 8 по вл етс  напр жение лог. 1. Если при хранении записанной информации в паузах между счетными импульсами счетчик 1 ложно подрабатывает, например, от воздейст10
35
40
50
ВИЯ помех, то на резисторе 3-3 образуетс  импульс напр жени , который воспринимаетс  элементом И 9. Триггер 6 срабатывает и на его выходе по вл етс  сигнал неисправность.
Таким образом, предлагаемое устройство осуществл ет контроль работы двоичного счетчика в различных режи- мах его работы: контролируетс  состо ние счетчика до начала поступлени  счетных импульсов, во врем  приема счетных импульсов и в режиме хранени  записанной информации. Устройство формирует сигнал при возникновении в счетчике неисправности, привод щей к его преждевременному срабатыванию (уменьщению коэффициента пересчета), которьй может быть использован дл  отключени  счетного канала в аппаратуре , не допускающей преждевременного ложного срабатывани , например, в программно-временных устройствах.

Claims (2)

  1. Формула изобретени 
    J. Устройство дп  контрол , содержащее входную шину, шину установки, двоичньш счетчик, блок дифцепей, блок дешифрации, первый триггер, эле мент НЕ, три элемента И, входна  шина соединена с первым входом первого элемента И, выход и второй вход которого соединены содтветственно со счетным входом двоичного счетчика и
    выходах двух или более дифференцирую-„ инверсным выходом первого триггера.
    щих цепочек одновременно образуютс  импульсы напр жени . ,
    В этом случае через резистор будет протекать дополнительный ток
    вход установки, в U которого соеди нен с шиной установки и входом сбро двоичного счетчика, пр мые выходы разр дов и инверсньм выход последне
    вход установки, в U которого соединен с шиной установки и входом сброса двоичного счетчика, пр мые выходы разр дов и инверсньм выход последнего
    разр да которого соединены с входами блока дифцепей, выходы которого сое динены с входами блока дешифрации, выход элемента НЕ соединен с первым входом второго элемента И, о т л и чающеес  тем, что, с целью увеличени  глубины контрол , в него введены элемент И-НЕ, элемент ИЛИ и
    гера и с выходом второго элемента И, второй вход которого соединен с пер вым выходом блока дешифрации, второй выход которого соединен с третьим входом элемента ИЛИ, вход элемента НЕ соединение выходом первого элемента И.
  2. 2. Устройство пр. п. 1, о т л и - чающеес  тем, что содержит
    тор, группу резисторов и группу диодов , катоды которых соединены через нагрузочный резистор с общей шиной и соединены с первым выходом блока
    второй триггер, входы установки в J,io пороговьй элемент, нагрузочньй резис в О и инверсный выход которого соединены соответственно с выходом первого элемента И, с шиной установки и первым входом третьего элемента И, второй вход которого соединен с выхо- дешифрации, второй выход которого содом элемента И-НЕ, входы которого соединены с инверсными выходами разр дов двоичного счетчика, выход третьего элемента И соединен с первым входом элемента ИЛИ, выход и второй вход 20 которого соединены соответственно с входом установки в 1 первого тригединен с выходрм порогового элемента, вход которого соединен с катодами группы диодов, аноды которых соедине- ны с первыми выводами резисторов , вторые выводы резисторов которой соединены с входами блока дешифрации .
    536
    гера и с выходом второго элемента И, второй вход которого соединен с пер вым выходом блока дешифрации, второй выход которого соединен с третьим входом элемента ИЛИ, вход элемента НЕ соединение выходом первого элемента И.
    2. Устройство пр. п. 1, о т л и - чающеес  тем, что содержит
    тор, группу резисторов и группу диодов , катоды которых соединены через нагрузочный резистор с общей шиной и соединены с первым выходом блока
    пороговьй элемент, нагрузочньй резис дешифрации, второй выход которого сопороговьй элемент, нагрузочньй резис дешифрации, второй выход которого соединен с выходрм порогового элемента, вход которого соединен с катодами группы диодов, аноды которых соедине- ны с первыми выводами резисторов , вторые выводы резисторов которой соединены с входами блока дешифрации .
SU864132166A 1986-07-23 1986-07-23 Устройство дл контрол SU1378053A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864132166A SU1378053A1 (ru) 1986-07-23 1986-07-23 Устройство дл контрол

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864132166A SU1378053A1 (ru) 1986-07-23 1986-07-23 Устройство дл контрол

Publications (1)

Publication Number Publication Date
SU1378053A1 true SU1378053A1 (ru) 1988-02-28

Family

ID=21261996

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864132166A SU1378053A1 (ru) 1986-07-23 1986-07-23 Устройство дл контрол

Country Status (1)

Country Link
SU (1) SU1378053A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 661808, кл. Н 03 К 21/34, 1977. Авторское свидетельство СССР № 936430, кл. Н 03 К 21/34, 1980. *

Similar Documents

Publication Publication Date Title
SU1378053A1 (ru) Устройство дл контрол
GB1282668A (en) A pulse regenerating circuit
SU1327088A1 (ru) Устройство дл индикации цифровой информации
SU318931A1 (ru) СТРУЙНЫЙ ТРИГГЕРНЫЙ СЧЕТЧИК11^лтши1}т^:мтI Bi'iBJ'iHOTESiA
SU1392633A1 (ru) Устройство дл контрол модулей коммутации
SU1277280A1 (ru) Реагирующий элемент дл измерительных органов релейной защиты
SU1265971A1 (ru) Устройство дл формировани пачек импульсов
SU1725388A1 (ru) Двоичное пересчетное устройство с контролем
SU1713110A1 (ru) Анализатор качества канала
SU640627A1 (ru) Кодирующее устройство
SU1615880A1 (ru) Устройство дл контрол реверсивного двоичного счетчика
SU1168953A1 (ru) Устройство дл формировани тестовых воздействий
SU1610532A1 (ru) Устройство дл автоматического отключени потребителей
SU1415430A1 (ru) Цифровой фильтр двоичного сигнала
SU467331A1 (ru) Устройство дл автоматического поиска неисправностей
SU1287287A1 (ru) Преобразователь перемещени в код
SU1387005A1 (ru) Устройство дл ввода информации
SU1307580A1 (ru) Устройство дл контрол счетчика импульсов
SU1084749A1 (ru) Устройство дл допускового контрол последовательностей импульсов
SU1264337A1 (ru) Счетное устройство с контролем
SU1647881A2 (ru) Цифровой широтно-импульсный модул тор
SU1302367A1 (ru) Устройство дл сигнализации аварийных и неполнофазных режимов в электрических сет х
SU1112564A2 (ru) Многопороговый логический элемент
SU900355A1 (ru) Устройство автоматического повторного включени
SU1495988A1 (ru) Импульсный ключ с запоминанием сигнала управлени