SU467331A1 - Устройство дл автоматического поиска неисправностей - Google Patents

Description

1

Изобретение относитс  к области автоматического контрол  работоспособности электронных устройств, в частности оно может использоватьс  дл  поиска отказов в устройствах с релейными сигналами неисправностей.

Известно устройство, содержащее генератор тактовых импульсов, регистр сдвига, реле времени , логические схемы и электронный коммутатор , содержащий счетчик, шифратор, ключи и схему «ИЛИ, и позвол ющее при наличии сигнала неисправности осуществл ть последовательно во времени поиск неисправного блока путем поочередного опроса состо ний датчиков - сигнализаторов неисправностей контролируемых блоков объекта контрол  с фиксацией кода адреса неисправности.

Недостатки устройства заключаютс  в малом его быстродействии, зависимости времени отыскани  неисправного блока от его пор дкового номера среди контролируемых блоков, отсутствии информации о кратковременных отказах, то есть сбо х, недостаточной разрешающей способности по отношению к кратковременным отказам, продолжительность которых меньше времени, необходимого коммутатору устройства на отыскание источника этого сбо .

Цель изобретени  заключаетс  в повышении быстродействи  и расширении функциональных возможностей устройства.

Поставленна  цель достигаетс  тем, что устройство содержит триггеры, нулевыми входами соответственно подключенные к выходам электронных ключей, вторые входы которых подключены к выходу реле времени; элементы временной задержки, выходами соответственно подключенные к единичным входам триггеров; двухвходовые схемы «ИЛИ, последовательно соединенные между собой так, что выход предыдущей схемы «ИЛИ подключен к первому входу последующей, схемы «Запрет, пр мыми входами соответственно подключенные к нулевым выходам триггеров, исключа  первый триггер, и ко вторым входам двухвходовых схем формирователь, входом подключенный к выходу многовходовой схемы «ИЛИ, а выходом - ко входу реле времени.

Устройство также содержит шифратор адреса , выходами подключенный ко вторым поразр дным входам регистра сдвига, одним из входов - непосредственно к нулевому выходу первого триггера, к запрещающему входу первой схемы «Запрет и к первому входу первой двухвходовой схемы другими входами - к входам элементов задержки и выходам схем «Запрет, запрещающие входы которых, кроме первой схемы, подключены к выходам двухвходовых схем «ИЛИ.

Таким образом, положительный эффект достигаетс  введением элементов пам ти, логических элементоь и функциональной св зи между ними, позвол ющей сократить врем  цикла до величины, необходимой дл  онроса состо ний датчиков-сигнализаторов неисправностей и кодировани  адресов только отказавших блоков объекта контрол , а следовательно , повысить быстродействие, а также и фиксировать отказы любой длительности.

На чертеже изображена схема предлагаемого устройства дл  автоматического поиска неисцравностей .

Выходные шины 1 датчиков релейных сигналов неисправностей блоков объекта контрол  2 подключены к первым входам электронных ключей 3, выходами соответственно подключенных к нулевым входам триггеров 4.

Триггеры 4 как элементы двоичной пам ти используютс  дл  фиксации моментов возникновени  сигналов неисправностей от соответствующих датчиков.

Нулевые выходы триггеров 4, кроме первого , нулевым выходом подключенного к первому входу шифратора адреса 5, к одному из входов схемы «ИЛИ 6 и через элемент 7 временной задержки к своему единичному входу, соответственно подсоедин ютс  ко вторым входам двухвходовых схем «ИЛИ 8 и к пр мым входам схем «Запрет 9, выходы которых подключены к соответствующим входам шифратора 5, схемы «ИЛИ 6 и через элементы 7 временных задержек - к единичным входам соответствующих триггеров 4.

Шифратор 5 предназначен дл  представлени  кодом адресов блоков, датчики которых генерируют сигналы неисправностей.

Схема «ИЛИ 6 служит дл  выработки интегрального сигнала неисправности.

Элементы 7 необходимы дл  формировани  кодирующих импульсов определенной длительности , а также дл  возвращени  соответствующих триггеров 4 в исходное состо ние.

Логические двухвходовые схемы «ИЛИ 8, схемы «Запрет 9 используютс  как элементы функциональной св зи между цеп ми фиксации отказов, кажда  из которых состоит из электронного ключа 3, триггера 4, элемента 7 временной задержки и схемы «Запрет 9, за исключением первой цепи, в которой элемент «Запрет отсутствует.

Двухвходовые схемы «ИЛИ 8 последовательно соединены между собой так, что выход предыдущей схемы «ИЛИ 8 соединен со вторым входом последующей, причем выходы всех схем «ИЛИ 8 соответственно подключены к запрещающим входам схем «Запрет 9.

Первые поразр дные входы регистра сдвига 10 соединены с выходом схемы «ИЛИ 6, а также через формирователь 11 - со входом схемы реле времени 12, выходом подсоединенной ко вторым входам ключей 3, а вторые входы регистра 10 соответственно подключены к выходам шифратора 5.

Формирователь 11 предназначаетс  дл  формировани  импульса от заднего фронта

суммарного импульса, равного или кратного длительности кодирующего импульса.

Выходы регистра сдвига 10 соответственно соедин ютс  со входами блока индикации 13. Блок индикации 13 используетс  в цел х как индицировани  результатов поиска, а также дл  классификации отказов на устойчивые и неустойчивые, определени  и выдачи частости их по влени .

Устройство работает следующим образом.

При отсутствии сигналов неисправностей триггеры 4 наход тс  в нулевом состо нии, а электронные ключи 3 и схемы «Запрет 9 открыты .

При отказе одного, двух и более блоков объекта контрол  2, например блоков с пор дковыми номерами i, t-f 3, J-t-8, соответствующие им сигналы релейного типа по выходным шинам 1 от датчиков через электронные

ключи 3 подаютс  на нулевые входы соответствующих триггеров 4. Как видно из чертел а, наличие функциональной св зи между элементами цепей фиксации сигналов неисправностей приведет к тому, что элементы «Запрет 9 последующих цепей после цепи, в которой зафиксирован сигнал неисправности от t-ro блока с наименьшим пор дковым номером среди отказавших, закрываютс  за счет подачи потенциала на запрещающие входы

их через схемы «ИЛИ 8 с выходов триггеров 4, перешедших в единичное состо ние.

Тем самым обеспечиваетс  возможность подачи только на один вход шифратора адреса

5 кодирующего потенциала, длительность которого определ етс  параметрами элемента задержки 7. Кроме того, сигнал со схемы «ИЛИ 6 подаетс  на первые входы регистра сдвига 10, разреша  запись кода адреса неисправности 1-го блока. С выхода регистра сдвига 10 код адреса неисправного г-го блока подаетс  в блок индикации 13 дл  индицировани  результата поиска, дл  записи в пам ть блока индикации дл  последующей классификации отказов на устойчивые и неустойчивые и определение частости их по влени .

После истечени  определенного времени триггер 4 t-той цепи возвращаетс  в исходное нулевое состо ние, тем самым снимаетс  воздействие с запрещающих входов схем «Запрет 9 последующих цепей, начина  с t-той по (г-|-3)-ю цепь включительно, и создает ;  возможность определени  адреса следующего неисправного блока, номер которого стал наименьшим среди неопрошенных, то есть (г+3)-го блока.

Единичный потенциал с выхода триггера 4 (-|-3)-й цепи подаетс  через схему «Запрет

9 той же цепи на соответствующий вход шифратора 5. Через врем , равное длительности кодировани , триггер 4 (1+3)-й цепи .импульсом с выхода схемы «Запрет 9 через элемент 7 временной задержки возвращаетс  в исходное состо ние.

Далее процесс кодировани  и фиксации кода адреса неисправных (гЧ-З)-х и (t+8)-x блоков аналогичен вышеописанному.

По окончании цикла определени  адресов неисправных блоков, то есть переключени  триггера (i+8) -и цепи в нулевое состо ние и при условии, что все остальные триггеры также наход тс  в исходном состо нии, формирователь 11 импульсом запускает реле времени 12, которое кратковременно закрывает электронные ключи 3 всех цепей фиксации отказов. По истечении времени возбужденного состо ни  реле ключи открываютс  и триггеры 4 соответствующих цепей вновь зафиксируют наличие сигналов неисправности, тем самым начинаетс  очередной цикл определени  адресности отказавших блоков.

Предмет изобретени 

Устройство дл  автоматического поиска неисправностей , содер:жащее электронные ключи, первыми входами соединенные с датчиками, многовходовую схему «ИЛИ, выходом соединенную с первыми поразр дными входами

регистра сдвига, и реле времени, отличающеес  тем, что, с целью повышени  быстродействи  устройства, оно содержит триггеры, нулевыми входами подключенные к выходам 5 электронных ключей, вторые входы которых подключены к выходу реле времени, элементы временной задержки, выходами подключенные к единичным входам триггеров, последовательно соединенные двухвходовые схемы

0 «ИЛИ, схемы «Запрет, сигнальными входами подключенные к нулевым выходам триггеров и ко вторым входам двухвходовых схем «ИЛИ, формирователь, входом подключенный к выходу многовходовой схемы «ИЛИ,

5 а выходом - ко входу реле времени, и шифратор адреса, выходы которого подключены ко вторым поразр дным входам регистра сдвига, один из входов - к нулевому выходу первого триггера, к запрещающему входу перО вой схемы «Запрет и к первому входу двухвходовой схемы «ИЛИ, другие входы - к соответствующим входам элементов задержки и выходам схем «Запрет, запрещающие входы которых подключены к выходам двухвхо5 довых схем «ИЛИ.