SU1115237A1 - Счетчик с контролем - Google Patents

Abstract

1.. СЧЕТЧИК С КОНТРОЛЕМ, содержащий двоичный М-разр дный счетчик , входную шину, первьй и второй элементы И, первый и второй элементы ИЛИ, четные и нечетные разр дные одновибраторы, дополнительный одновибратор , вход которого соединен с входной шиной, устройства и счетным входом двоичного 1М-разр дного счетчика, а выход - с первым входом первого элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, входы которого соединены с выходами четных и нечетных разр дных одновибраторов, входы ко-, торых соединены соответственно с инрерсными и пр мыми выходами разр дов двоичного N-разр дного счетчика, отличающийс  тем, что, с целью повышени  надежности путем вы влени  сбоев различного типа, в него введены N-1 логических блоков, селектор импульсов по длительности и элемент ИЛИ-НЕ, выход которого соединен с первым входом второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом селектора импульсов по длительности, .входы элемента ИЛИ-НЕ соединены с выходами четного и нечетного одновибраторов первого разр да двоичного N-разр дногр счетчика, первый по п тый входы -го логического блока соединены соответственно с первым выходом

Description

Изобретение относитс  к автоматиke и вычислительной технике. Известен счетчик с контролем, содержащий двоичный счетчик, дешифратор , элемент ИЛИ, элементы И и тригг ры контрол , число которых равно числу разр дов счетчика ij. Недостатками данного устройства  вл ютс  сложность и низка  надежность в св зи с наличием большого числа триггеров контрол , веро тность сбо  которых така  же, как и веро тность сбо  триггеров контролируемого счетчика. Наиболее близким по технической сущности к изобретению. вл етс  счет чик с контролем, содержащий два элемента Р1ЛИ, два элемента И, дополнительный одновибратор, элемент задержки , контрольный триггер, четные и нечетные разр дные одновибраторы, подключенные к пр мым и инверсным вы ходам контролируемого счетчика, счет ный вход которого соединен с входной шиной устройства, входом дополнитель ного одновибратора, выход которого. соединен с первым входом первого элемента И, второй вход которого со единен с выходом первого элемента ИЛИ, входы которого соединены с выходами четных и нечетных разр дных одновибраторов, входы которых соеди нены соответственно с инверсными и пр ш.1ми выходами разр дов двоичного М-разр дного счетчика 21. Недостатком известного устройств  вл етс  относительно низка  надежность , так как ложное срабатывание любого триггера счетчика при поступл нии тактового импульса не контролируетс . Например, сбой устройства контрол  происходит, если при приход тактового импульса не измен етс  состо ние триггера данного разр да при переходе триггера предьдущего разр да из состо ни  1 в состо ни О либо при изменении состо ни  триггера данного разр да в то врем  как триггер предьщущего разр да пер ходит из состо ни  о в состо ние 1 Цель изобретени  - повышение надежности путем вы влени  сбоев различного типа. Поставленна  цель достигаетс  тем что в счетчик с контролем, содержащий двоичный/ -разр дный счетчик, входную шину, первый и второй элементы И, первый и второй элементы ИЛИ, четные и нечетные разр дные одновибраторы , дополнительный одновибратор,, вход которого соединен с входной шиной устройства и счетным входом двоичного N-разр дного счетчика, а выход - с первым входом первого элемента И, второй вход которого соединён с выходом первого элемента ИЛИ, входы которого соединены с выходами четных и нечетных разр дных одновибраторов, входы которых соединены соответственно с инверсными и пр мыми выходами разр дов двоичного N -разр дного счетчика, введены W-1 логических блоков, селектор импульсов по длительности и элемент ИЛИ-НЕ, выход которого соединен с первьм входом второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом селектора импульсов по длительности, входы элемента ИЛИ-НЕ соединены с выходами четного и нечетного одновибраторов первого разр да двоичного N-разр дного счетчика, первый по п тый входы 1-го логического блока соединены соответственно с первым выходом (i-l)-ro логического блока с выходами нечетного и четного разр дных одновибраторов (l-l)-ro разр да, с выходами нечетного и четного разр дных одновибраторов-1-го разр да, первьш вход первого логического блока подключен к выходу элемента ИЛИ-НЕ, второй и третий выходы каждого логического блока соединены с входами второго элемента ИЛИ, входна  шипа соединена с вторым входом второго элемента И. Кроме того, логический блок содержит элементы ИЛИ-И, ИЛИ-НЕ и И, выход элемента ИЛИ-НЕ соединен с первым входом элемента И, первьй по п тый входы логического блока соединены соответственно с первыми двум  входами элемента ИЛИ-И, вторым входом элемента И, первым и вторым входами элемента ИЛИ-НЕ, которые соединены также с вторыми двум  входами элемента ИЛИ-И, а первый второй и третий выходы логического блока соединены соответственно с выходами элементов ИЛИ-НЕ, И и ИЛИ-И. На чертеже представлена схема предлагаемого устройства. Счетчик с контролем содержит входную шину 1, двоичный W-разр дньй счетчик 2, первьв1 3 и второй элементы И, первьА 5 и второй 6 элементы ИЛИ, нечетные 7 .и четные 8 разр дные одновибраторы, элемент ИЛИ-НЕ 9, логические блоки 10.2-10. где N - номер разр да, дополнительный одновибратор 11, селектор 12 им пульсов по длительности. В состав логических блоков 10.210 . N вход т элементы ИЛИ-НЕ 13.2-13 элементы l4.2-lA.Nii элементы 15.215 .N. Входна  шина 1 соединена счетным входом счетчика 2, дополнительным одновибратором 11 через него подключена к элементу И 3,. а также соединена с элементом И 4. Второй вход элемента И 3 через элемент ИЛИ 5 подключен к четным разр дным одновиб ратор ам 8 и нечетным разр дным одновибраторам 7, которые подключены соответственно к инверсным и пр мым выходам счетчика 2. Выход элемента ИЛИ-НЕ 9 подключен к элементу И 4 и первому входу первого логического блока 10.2. Первый по входы ло гического блока 10.1, где 1 - промежуточный номер разр да, подключен соответственно к первому выходу логического блока 10.1-1, одновибраторам 7 и 8 (1-0-го разр да счетчика 1, одновибраторам 7 и 8 -го разр да счетчика 1, а первый вход логическог блока 10.2 - к вькоду элемента ИЛИ-НЕ 9. Второй и п тый выходы логи ческих блоков 10.2-10.N. а также выход элемента И 4 подключен к элемент ИЛИ 6, последовательно соединенному с селектором 12 импульсов по длитель :НОСТИ. Устройство работает следующим образом . Возможны следующие виды сбо  двои ного счетчика (суммирующего) при поступлении на входную шину счетных импульсов: а) ложное срабатывание счетчика в промежутке между счетными импульсами, б) счетчик мен ет свое состо ние, но при этом триггер какого-то разр да счетчика не мен ет свое состо ние, а триггер следующего разр да мен ет, н) при поступлении счетного импульса триггер (-1)-го разр да счетчика переходит из О и 1, но и триггер 1-го разр да счетчика измен ет свое состо ние, г) триггер какого-то разр да измен ет свое состо ние из 1 в О, а триггер следующего разр да - нет, д) несмотр  на приход счетного импульса триггер младшего (первого) разр да свое состо ние не мен ет. ВСлучае сбо  вида (а) сигнал ошибки с выхода элемента ИЛИ 5 поступает на вход элемента И 3 и далее на его выход, так как в этот промежуток времени на другом входе элемента И 3 отсутствует запираюпцтй сигнал, который формируетс  одновибратором 11 в момент прихода счетного импульса. Длительность запирающего сигнала перекрывает врем  переходных процессов. Если в результате прихода импульса счетчик измен ет свое состо ние, но при этом имеет место сбой вида (б), (в), (г) или (д), сигнал ошибки по вл етс  на одном из входов элемента 6. В случае, если этот сигнал имеет длительность не менее той, на которую настроен селектор 12, на его выходе п о вл етс  импульс, свидетельствующий в сбое счетчика. В случае сбо  (б), например, когда триггер первого разр да не мен ет свое состо ние, а триггер второго разр да измен ет на один из входов элемента 15.2 с выхода одновибратора 7(8) второго разр да счетчика 2 поступает импульс, а так как на выходах одновибраторов 7 и 8 первого разр да счетчика 1 нет импульсов, с выхода элемента ИЛИ-НЕ 9 на вход другого элемента 15.2 поступает сигнал 1. В результате с выхода элемента 15.2 на вход элемента ИЛИ 6 поступает сигнал ошибки. В. случае сбо  вида (в) например, когда триггер первого разр да переходит из состо ни  О и 1, а триггер второго разр да измен ет состо ние , сигнал ошибки по вл етс  на выходе элемента 15.2 за счет одновременного присутстви  сигналов, поступающих на вход элемента 15.2 с одновибратора f 7(8), второго разр да счетчика и сигнала, поступающего с одновибратора 7 первого разр да счетчика 1 на вход другого элемента 15.2. В случае сбо  вида (г), например, когда триггер первого разр да измеО , а тригн ет состо ние из 1 гер второго разр да не мен ет, сигнал ошибки по вл етс  на выходе элемента 14,2 за счет одновременного рисутстви  сигналов, поступаю1цих на элемент 14,2 с выхода элемента

|ШШ-НЕ 13.2 и выхода одновибратора 8 первого разр да счетчика 2.

В случае сбо  вида (д) сигнал ошибки по вл етс  на выходе элемента И А.. Технико-экономический эффект изобретени  заключаетс  в вы влении сбо  любого вида, характерного дл  суммирующего двоичного счетчика, что по вышает его надежность.

Н/л

7aAf

т

т

Ц

te

.

ш

Claims (2)

1,. СЧЕТЧИК С КОНТРОЛЕМ, содержащий двоичный N-разрядный счетчик, входную шину, первый и второй элементы И, первый и второй элементы ИЛИ, четные и нечетные разрядные одновибраторы, дополнительный одновибратор, вход которого соединен с входной шиной, устройства и счетным входом двоичного AI-разрядного счетчика, а выход - с первым входом первого элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, входы котор’ого соединены с выходами четных и нечетных разрядных одновибраторов, входы ко-, торых соединены соответственно с инверсными и прямыми выходами разрядов двоичного N-разрядного счетчика, отличающийся тем, что, с целью повышения надежности путем выявления сбоев различного типа, в него введены N-1 логических блоков, селектор импульсов по длительности и элемент ИЛИ-HE, выход которого соединен с первым входом второго элемента И, выход которого соединен с* первым входом второго элемента ИЛИ, выход которого соединен с входом селектора импульсов по длительности, .входы элемента ИЛИ-HE соединены с выходами четного и нечетного одновибраторов первого разряда двоичного N-разрядногр счетчика, первый по пятый входы ί -го логического блока соединены соответственно с первым выходом (4-1)-го логического блока с выходами нечетного и четного разрядных одновибраторов (4-1)-го разряда, с выходами нечетного и четного разрядных одновибраторов 1-го разряда, первый вход первого логическо- _с го блока подключен к выходу элемен- S та ИЛИ-HE, второй и третий выходы каждого логического блока соединены с входами второго элемента ИЛИ, входная шина соединена с вторым входом второго элемента И.

2. Счетчик по п.1, отличающийся тем, что логический блок содержит элементы ИЛИ-И, ИЛИ-HE и И, выход элемента ИЛИ-HE соединен с первым входом элемента И, первый по пятый входы логического блока соединены соответственно с первыми двумя входами элемента ИЛИ-И, вторым входом элемента И, первым и вторым входами элемента ИЛИ-HE, которые соединены так-_ν же с вторыми двумя входами элемента ИЛИ-И, а первый, второй и третий выходы логического блока соединены соответственно с выходами элементов 1ИЛИ-НЕ, И и ИЛИ-И.

SU „„1115237