SU1297221A1 - Устройство делени частоты импульсов с контролем - Google Patents
Устройство делени частоты импульсов с контролем Download PDFInfo
- Publication number
- SU1297221A1 SU1297221A1 SU853970570A SU3970570A SU1297221A1 SU 1297221 A1 SU1297221 A1 SU 1297221A1 SU 853970570 A SU853970570 A SU 853970570A SU 3970570 A SU3970570 A SU 3970570A SU 1297221 A1 SU1297221 A1 SU 1297221A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- bus
- trigger
- pulse
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретени - повьппение достовер- ности результатов контрол достигаетс тем, что в устройс. во дополнительно введены четьфе элемента ИЛИ 5,6,7 и 9, шика 15 исходного состо ни и втора выходна шина 14, а триггер 12 вьшолнен парафазным по входам запуска и сброса. Устройство также содержит делитель 1 частоты, входную шину 2, элемент 3 вьщелени первого импульса, инверторы 4 и 8, элементы И 10 и 11, первую выходчук шину 13, элемент 3 выполнен на триггере 16 и элементе 17 задержки . Неисправности, возникающие в устройстве, контролируютс по идентичности сигналов на шинах 13 и 14. 1 ил. с $ (Л с ю со ю ю
Description
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.
Цель изобретени -.повышение достоверности результата контрол .
На чертеже приведена электрическа функциональна схема предлагаемого устройства делени частоты импульсов с контролем.
Устройство содержит делитель 1 частоты, счетный вход которого соединен с входной шиной 2 и с тактовым входом элемента 3 выделени первого импульса, вьк-од - через первый инвертор 4 соединен с первыми входами первого и второго элементов ИЛИ 5 и 6, первый вход третьего элемента ИЛИ 7 соединен с вторым входом первого элемента ЕЛИ 5 и с выходом второго инвертора 8, вход которого соединен с вь1- ходом элемента 3 вьщелени первого импульса, с вторым входом второго элемента РШИ бис первым входом четвертого элемента ИЛИ 9, второй вход которого соединен с входом первого инвертора 4 и с вторым входом третьего элемента ИЛИ 7. Первьй и второй входы первого элемента И 10 соединены с выходами соответственно первого и четвертого элементов ИЛИ 5 и 9, первьш и второй входы второг элемента И 11 соединены с выходами соответственно второго и третьего элементов ИЛИ 6 и 7, выходы первого и второго элементов И 10 и 11 соединены с входами соответственно запуска и сброса триггера 12, пр мой и инверсный выходы которого соединены соответственно с первой и второй вы ХОДНЫЮ1 шинами 13 и 14,,установочны вход - с шиной 15 исходного состо ни и с входом сброса делител 1 чатоты .
Элемент 3 выделени первого импульса может быть выполнен в виде триггера 16, тактовый вход которого соединен с входом элемента 3, выход чер.ез элемент 17 задержки с выходом элемента 3 и с входом сбрсГса триггера 16. В предлагаемом устройстве в качестве триггера 12 может быть использовано триггерное парафазное устройство. Оно обладает тем свойством , что при наличии на его входах запуска и сброса противоположных (п рафазных) сигналов 01 или 10 на
5
0
5
0
вькодах триггера сигналы также будут иметь противоположные значени , т.е. 01 и 10, Если же сигналы на указанных входах триггера будут иметь одинаковые значени или 11, то и сигналы на вькодах триггера также будут; идентичны 00 или . При наличии двух одинаковых сигналов на указанных входах триггер переходит в контрольное состо ние, сохран идентичность сигналов на своих выходах (независимо от сигналов, поступающих на его входы запз ска и сброса). Дл переключени триггера из контрольного в рабочее (исходное) состо ние, необходимо подать на его установочный вход (SR-вход) сигнал .установки. После этого состо ни выходов триггера будут определ тьс сигналами на его входах запуска (S- вход)-и сброса (Е--вход) .
Устройство работает следующим образом- .
В исходном состо нии импульсные сигналы на ишне 2 отсутствуют. После подачи импульса установки на шину 15 при исправности элементов схемы, на выходах делител 1, элемента 3 и элементов 5,6,7 и 9 присутствует сигнал О. На выходах инверторов 4 и 8 присутств тот си гналы 1. Поэтому на выходах элементов 5-7 будут сформированы сигналы 1, а на вы
ходе элемента 9
О. Сигналом Г
вырабатываемым элементом 11, триггер 12 удерживаетс в состо нии,, в котором на его пр мом выходе имеетс сигнал О, а на инверсном выходе - сигнал 1, что соответствует исходно1 1у состо нию исправного устройства .
Первый импульс входной последовательности , подаваемой на шину 2, постзшает на счетный вход делител 1 и на тактовый вход элемента 3.
Через врем , равное времени задержки в элементе 3 и времени задержки сигнала в исправном делителе 1 частоты импульсов, на выходе элемента 3 по витс импульс, который поступает на вход инвертора 8 и на входы элементов 6 и 9. Если делитель 1 частоты импульсов исправен и работает без сбоев, то иг.тульс с его выхода , действу одновременно с выходным импульсом элемента 3, формирует на выходах элементов 7 и 9 сигналы 1. При этом на выходе элемента 5
3
будет присутствовать сигнал О, а на выходе элемента 6 - сигнал 1. Следовательно, на выходах элементов 10 и 11 будут сформированы сигналы О, и 1, подтверждающие исходное состо ние триггера 12, которое свидетельствует в данйом случае о правильном функционировании делител 1 После окончани импульсов на выходах делител 1 и элемента 3, которые в исправном устройстве заканчиваютс одновременно, устройство возвращаетс в исходное состо ние.
Если в результате сбо или неисправности импульс на выходе делител 1 не будет совпадать по времени с выходным импульсом элемента 3 (первый импульс отсутствует,а второй Запаздывание), то на входе инвертора 8 будут сигналы 1, а на входе инвертора 4 - сигнал О. Поэтом на выходах элементов 5, 6, 9 и tO будут сигналы 1, а на выходах элементов 7 и 11 - сигналы О. Триггер 12 изменит свое состо ние, сформировав на своем пр мом выходе си1- нал 1, а на инверсном - О, что вл етс сигналом о наличии о пибки в работе делител 1.
После фиксации сигнала ошибки на шине 13 необходимо подать импульс установки на шину 15. При этом устройство перейдет в исходное состо ние .
Если импульс на выходе делител 1 частоты импульсов не совпадает по времни с выходным импульсом элемента 3 (певый импульс есть, а второй отсутствует Опережение), то сигнал 1 будет присутствовать на входе инвертора 4 обоих входах элемента 10 и только н одном входе элемента 11. Вследствие этого триггер 12 установитс в состо ние , в котором на шине 13 будет сигнал 1, а на шине 14 - сигнал О, зафиксировав ошибку в работе делител 1.
После каждой фиксации ошибки в р работе делител 1 необходимо приводить устройство в исходное состо ни путем подачи на шину 15 импульса установки .
Рассмотрим неисправности, которы могут возникнуть в данном устройстве . Например, по вилась неисправ
ность типа константа 1 второго входа элемента 10, В этом случае на выходах элементов 10 и 11 наход ще
JO
15
0
5
30
35
0
45
гос в исходном состо нии устройства будут сформированы сигналы 1, Триггер 12 перейдет в контрольное состо ние , в котором на обоих его выходах будут присутствовать сигналы 1, что вл етс сигналом о неисправности устройства контрол .
После фиксации неисправности и ее устранени сигналом, подаваемым на шину 15, устройство должно быть возвращено в исходное состо ние.
Аналогично фиксируютс в устройстве , наход щемс в исправном состо нии , неисправности типа константа 1 входов и выхода элемента 9, выходов делител 1, элемента 3, выхода элемента 10, Неисправность константа О первого входа элемента 11 будет зафиксирована в момент одновременного по влени импульсов на выходах делител 1 и элемента 3. В этом случае на выходах обоих элементов 10 и 11 будут сформированы сигналы О. Триггер 12 перейдет в контрольное состо ние, в котором на обоих его выходах будут присутствовать сигналы О, что свидетельствует о неисправности устройства контрол . Аналогично фиксируютс неисправности типа константа О второго входа и выхода элемента 11, выходов и входов элементов 6 и 7.
Можно показать, что и остальные неисправности, возникающие в устройстве , будут зафиксированы по идентичности сигналов на шинах 13 и 14 в . одном из его состо ний: исходном; совпадени по времени импульсов на выходах элемента 3 и делител 1; несовпадени во времени импульсов с ; указанных элементов устройства. Последний случай может быть организован специально как режим проверки исправности устройства путем подачи на шину 2 устройства, например, только одного импульса.
Claims (1)
- Формула изобре гениУстройство делени частоты импульсов с контролем, содержащее делитель частоты, выход которого соединен с входом первого инвертора, счетный вход - с входной шиной и с тактовым входом элемента вьщелени первого импульса, выход которого соединен с входом второго инвертора, первый элемент И, второй элемент И,51выход которого соединен с входом сброса триггера, пр мой выход которого соединен с первой выходной шиной , отличающеес тем, что, с целью повьшени достоверности результата контрол , в него введены четыре элемента ИЛИ, шина исходного состо ни и втора выходна шина, а триггер вьтолнен парафазным по входам запуска и сброса, при этом втора выходна шина соединена с ин- верснЬ1м выходом триггера, установоч- ньш вход которого соединен с шиной исходного состо ни и с входом сбро - са делител частоты, вход запуска - с выходом первого элемента И, первый вход которого соединен с выходомРедактор Ю. Середа Заказ 795/61Составитель А. СоколовТехред А.Кравчук Корректор М. ШаропшТираж 902ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 46первого элемента ИЛИ, первый вход которого соединен с выходом п-ервого инвертора и с первым входом второго элемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с вторым входом первого элемента ИЛИ и с выходом второго инвертора, вход, которого соединен с вторым входом второго элемента ИЛИ и с первым входом четвертого элемента ИЛИ,выход которого соединен с вторым входом первого элемента И, второй вход - с входом первого инвертора и с вторым входом третьего элемента ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853970570A SU1297221A1 (ru) | 1985-10-30 | 1985-10-30 | Устройство делени частоты импульсов с контролем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853970570A SU1297221A1 (ru) | 1985-10-30 | 1985-10-30 | Устройство делени частоты импульсов с контролем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1297221A1 true SU1297221A1 (ru) | 1987-03-15 |
Family
ID=21203082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853970570A SU1297221A1 (ru) | 1985-10-30 | 1985-10-30 | Устройство делени частоты импульсов с контролем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1297221A1 (ru) |
-
1985
- 1985-10-30 SU SU853970570A patent/SU1297221A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 921048, кл. Н 03 К 3/037,04.07.80. Авторское свидетельство СССР № 1175029, кл. Н 03 К 21/40, 13.03.84. Авторское свидетельство СССР № 1078623, кл. Н 03 К 21/40, 29.09.82. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1297221A1 (ru) | Устройство делени частоты импульсов с контролем | |
SU1302298A1 (ru) | Анализатор параметрических отказов | |
SU1322466A1 (ru) | Счетчик с коэффициентом пересчета шесть | |
SU1264181A1 (ru) | Устройство дл контрол БИС | |
SU1501060A1 (ru) | Самодиагностируемый парафазный элемент И | |
SU1345264A1 (ru) | Устройство дл контрол полупроводниковой пам ти | |
SU1394432A1 (ru) | Делитель частоты следовани импульсов | |
SU1383367A1 (ru) | Устройство дл контрол схем сравнени | |
SU993168A1 (ru) | Устройство дл контрол логических узлов | |
SU1182668A1 (ru) | Делитель частоты следовани импульсов | |
SU1494006A1 (ru) | Устройство дл контрол дешифратора | |
SU1480099A1 (ru) | Триггерное устройство | |
SU1443166A1 (ru) | Счетный элемент с контролем | |
SU1624459A1 (ru) | Устройство дл контрол логических блоков | |
SU1216782A1 (ru) | Устройство дл контрол правильности электрического монтажа | |
SU1427369A1 (ru) | Устройство дл регистрации сигналов неисправности | |
SU1247876A1 (ru) | Сигнатурный анализатор | |
SU1157544A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU1246348A1 (ru) | Устройство дл обнаружени неисправности генератора | |
SU1179350A1 (ru) | Устройство дл контрол микропрограммного автомата | |
SU1043572A1 (ru) | Устройство дл контрол монтажа | |
SU1584097A1 (ru) | Устройство дл контрол очередности поступлени импульсов в N последовательност х | |
SU1252743A1 (ru) | Устройство дл контрол правильности электрического монтажа | |
SU1485224A1 (ru) | Устройство для ввода информации | |
SU1336037A1 (ru) | Устройство дл контрол электрического монтажа |