SU1252743A1 - Устройство дл контрол правильности электрического монтажа - Google Patents

Устройство дл контрол правильности электрического монтажа Download PDF

Info

Publication number
SU1252743A1
SU1252743A1 SU833709638A SU3709638A SU1252743A1 SU 1252743 A1 SU1252743 A1 SU 1252743A1 SU 833709638 A SU833709638 A SU 833709638A SU 3709638 A SU3709638 A SU 3709638A SU 1252743 A1 SU1252743 A1 SU 1252743A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
decoder
circuit
states
Prior art date
Application number
SU833709638A
Other languages
English (en)
Inventor
Юрий Петрович Шуклин
Original Assignee
Предприятие П/Я В-8182
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8182 filed Critical Предприятие П/Я В-8182
Priority to SU833709638A priority Critical patent/SU1252743A1/ru
Application granted granted Critical
Publication of SU1252743A1 publication Critical patent/SU1252743A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к измерительной технике. Может использоватьс  при технологическом контроле и определении истинного состо ни  распайки кабелей, жгутов и т.п. Цель изобретени  - расширение функциональных возможностей достигаетс  путем введени  обратной св зи на разрешение дальнейшей проверки провер емого блока и определени  конкретных цепей обрыва, ошибочного или лишнего соединений. Устройство содержит генератор 1 тактовых импульсов , логический элемент (ЛЭ) И 2, ЛЭ ИЛИ 3, блок 4 запуска, регистр 5 сдвига, дешифраторы: опроса 6, анализа обрыва 12, состо ний 14, годности 16, усилитель-инвертор 7, ЛЭ ИСКЛЮЧАЮЩЕЕ ИЛИ 8, счетчик 9 опроса , клеммы дл  подключени  провер емого блока 10, резистор 1I, ЛЭ 1Е 13, блок 15 индикации. 1 ил. с S (Л

Description

Изобретение относитс  к электро- измерительной технике и может найти применение при технологическом контроле и определении истинного состо ни  распайки кабелей, жгутов и т.п.
Цель изобретени  - расширение функциональных возможностей устройства путем введени  обратной св зи на разрешение дальнейшей проверки провер емого блока и определени  конкретных цепей обрыва, ошибочного или лишнего соединени .
На чертеже изображена структурна  схема предлагаемого устройства.
Устройство содержит генератор I тактовых импульсов, элемент И 2, элемент ИЛИ 3, блок 4 запуска, регистр 5 сдвига, дешифратор 6 опроса п усилителей-инверторов 7, п элементов ИСКЛЮ«{АКЯ11ЕЕ ИЛИ 8, счетчик 9 оп- роса, клеммы дл  подключени  провер емого блока 10, п резисторов II, дешифратор 12 анализа обрыва, п элементов НЕ 13, дешифратор 14 состо ний , блок 15 индикации, дешифратор 16 годности.
Выход reHepatopa I тактовых импульсов соединен с первым входом элемента И 2. Выход элемента И 2 св зан с первым входом элемента ИЛИ 3, второй вход которого соединен с выходом блока 4 запуска, а выход - с синхронизирующим входом регистра 5 сдвига.
В случае изготовлени  устройства на максимально возможное количество провер емых цепей, равное п, регистр 5 сдвига содержит п-«-1 триггер 5.1, 5.2 ,... ,5.п-«-1 , причем каждый из пр мых выходов триггеров, начина  с триггера 5.2, соединен с соответствующим входом дешифратора 6 опроса, с входом соответствующего усилител - инвертора 7 и с первым входом соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8.
Выходы дешифратора 6 опроса соединены с соответствующими входами счетчика 9 опроса, а выход каждого усилител -инвертора 7 св зан с соот- ветствующим входом провер емого блок
10,в котором наход тс  п провер емых цепей.
Каждый из выходов провер емого блока 10 соединен с соответствую- щим только этому выходу резистором
11,с входом дешифратора I2 анализа обрыва и с входом элемента НЕ 13,
при этом второй вывод резистора 11 соединен с плюсовой шиной питани  (+и), выход дешифратора 12 анализа обрыва - с первым входом дешифратора 14 состо ний, а выход каждого элемента НЕ 13 - с соответствуюпшм входом блока 15 индикации и с соответствующим вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8, выход каждого из которых соединен с соответствующим входом дешифратора 16 годности. Выход дешифратора 16 годности св зан с вторым входом дешифратора 14 состо ний , третий вход которого соединен с инверсным выходом триггера 5.П+1 регистра 5 сдвига.
Первый выход дешифратора 14 состо ний св зан с вторым входом элемента И 2, а на остальных четырех выходах в зависимости от состо ни  распайки провер емого издели  по вл ютс  сигналы Годен Обрьш Лишн   св зь и Неправильна  св зь.
Так как все п цепей провер ютс  одинаково, рассмотрим работу устройства при проверке только первой цепи
После включени  устройства тригге 5.1 регистра 5 сдвига устанавливаетс в единичное состо ние, а триггеры 5.2-5. - в нулевые, иа входе элемента И 2, соединенного с выходом дешифратора 14 состо ний, логическа  1, разрешающа  прохождение импульсов с генератора 1 тактовых импульсо на регистр 5 сдвига. Первый импульс с генератора I тактовых импульсов передвигает логическую 1 из триггера 5.1 в 5.2, после чего происходит прозвонка первой цепи в провер емом блоке 10.
В случае исправной цепи и отсутстви  каких-либо лишних св зей между входным контактом первой цепи и выходными контактами 2-п цепей на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 низкий потенциал, который, воздейству  через дешифратор 16 годности на дешифратор 14 состо ний, подтверждает высокий потенциал на его выходе, св занном с входом элемента И 2, после чего второй импульс с генератора 1 тактовых импульсов, пройд  через элементы И 2 и ИЛИ 3, передвигает логическую 1 с триггера 5.2 в 5.3 и происходит проверка второй цепи, аналогично первой цепи и т.д.
N-импульс с генератора 1 тактовых импульсов перебрасывает триггер
5. регистра 5 сдвига в единичное состо ние, происходит прозвоика п-й цепи в провер емом блоке 10, после чего на втором вьпсоде дешифратора 14 состо ний присутствует сигнал Годен и цикл проверки прекращаетс , так как по вившийс  низкий потенциал на инверсном выводе триггера 5.n-t-l, воздейству  на вход дешиф
ратора 14 состо ний, вырабатывает на его выходе, св занном с входом элемента И 2, запрещающий прохождение тактовых импульсов на регистр 5 сдвига низкий потенциал, который по вл етс  и в случа х обрыва цепи, неправильной или лишней св зи.
В случае обрьгоа в цепи провер емого блока 10 на входе элемента И 13 присутствует потенциал лопгческой I, поступающий с источника питани  (+и} через резистор 11, который, пройд  дешифратор 12 анализа обрыва , вырабатывает на третьем выходе дешифратора 14 состо ний сигнал Обр«,ге. Цикл проверки прекращаетс , а счетчик 9 опроса указывает на неисправную цепь.
В случае неправильно{1 св зи, т.е. когда прчсутствует св зь между пход- ным контактом первой цепи и любым из вькодных контактоь) 2-п цепей, на выходе вход щего в первую провер ему цепь элемента НЕ 13, св занном с вторым входом соответствующего элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ 8, присутствует низ- 35 зашюму элементу НЕ 13 элемента 8
кий потенциал, на первый вход указанного элемента ИСКЛЮЧАЮЩЕЕ ЙПЯ 8 поступает высокий потетгци. Ш с пр мого выхЬда триггера 5.2 регистра 5 сдвига, поэтому на выходе элемеитл 40 ИСКЛЮЧАКНЦЕЕ ИЛИ высокий потенциал.
На выходе элемента НЕ 13 той цепи, выходной контакт которой св зан с входным контактом первой цепи, высокий потенциал, который, воздейству  45 на соответствующий вход блока 15 индикации , указывает адрес цепи, НЕСХОДНОЙ контакт которой св зан с входным контактом первой цепи.
Одновременно с этим высокий по- 50 тенциал поступает и на второй вход соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8, на первый вход которого поступает низкий потенциал с соответствующего триггера регистра 5 сдвига, 55 исход  из чего на выходе указан1гого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 высокий потенциал.
ИСК.1К1ЧА1Г,ЧЦЕЕ , на перлом входе к торого присутствует низкий потенциал , поступающий из регистра 5 сд га. 3,4 счет разных сигналов на вхо д;1х на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 присутствует высокий потенци который, воздейству  через депшфра тор 16 годности на второй  ход деш ратора 14 состо ний, совместно с с ., Ioм, поступающем па пб -ррьш вход ши 1р тора 14 состо ний с выхода де шифратора 12 анализа обрыва, вырабатывает на его четвертом выходе с нал Лишн   св зь.

Claims (1)

  1. Формула изобретени
    Устройство дл  контрол  правиль ности электрического монтажа, соДе жащес г енератор тактоньг : импульсов элемент И, счетчи( опроса, дешифра тор анализа обрыва, клеммы дл  под ключени  входов и выходов объекта
    0
    5
    0
    5
    Этот высокий поте 1циал и высокий потенциал, который образовапс  на выходе элемента 8 ИСК-ТОЧАЮШЕЕ 1ШИ, вход щего в первую провер ем то цепь, 5 воздейству  через дешифратор 16 годности на второй вход дешифратора 14 состо ний, вь11.,ч(атывают на п том выходе дешифратора 14 состо ний сигнал Неправильна  св зь.
    В случае присутстви , кроме необходимой , лишней св зи на входе вход щего в первую цепь элемента НЕ 13 низкий потенциал, который поступает на соответствующий вход дешифратора 12 а гализа обрыва.
    Па входе элемента НЕ 13 цепи, выходной контакт которой св зан с нход- ньм контактом первой цепи, присутствует низкий потенциал, поступающий на соответствующий вход дешифратора 12 a aлизa обрыва. В результате э го- го с выхода дешифратора 12 анализа обрыва на первьгй вход дешифратора 14 состо ний формируетс  сигнал.
    На выходе элемента НЕ 13 цепи, выходной контакт которой св зан с входным контактом первой цепи, присутствует Н1,1сокий потенциал, который, г оздейстпу  на соответствующий вход блока 15 индикаг1ии, указывает адрес цсгти, выходной контакт которой св зан с рходньгм контактом первой цепи. Этот же высокий потенциал поступает ка нт(зрой вход соответствующего ука-
    ИСК.1К1ЧА1Г,ЧЦЕЕ , на перлом входе которого присутствует низкий потенциал , поступающий из регистра 5 сдвига . 3,4 счет разных сигналов на вхо- д;1х на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 присутствует высокий потенциал, который, воздейству  через депшфра- тор 16 годности на второй  ход дешифратора 14 состо ний, совместно с сиг- ., Ioм, поступающем па пб -ррьш вход де- ши 1р тора 14 состо ний с выхода дешифратора 12 анализа обрыва, вырабатывает на его четвертом выходе сигнал Лишн   св зь.
    Формула изобретени 
    Устройство дл  контрол  правиль- - ности электрического монтажа, соДер- жащес г енератор тактоньг : импульсов, элемент И, счетчи( опроса, дешифратор анализа обрыва, клеммы дл  подключени  входов и выходов объекта
    контрол , отличающеес  тем, что, с целью расширени  функциональных возможностей путем обеспечени  возможности определени  нес та обрьша, ошибочного или лишнего соединени , в него введены элемент ИЛИ, п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, где п - число контролируемых цепей в объекте контрол , п элементов НЕ, блок запуска, регистр сдвига, п усилителей-инверторов , дешифратор опроса , п резисторов, дешифратор годности , блок индикации, дешифратор состо ний, шины питани , при этом выход генератора тактовых импульсов соединен с первым входом элемента И второй вход которого соединен с выходом дешифратора состо ний, а выход - с первым входом элемента ИЛИ, второй вход которого соединен с выходом блока запуска, а выход - с входом регистра сдвига, каждый из пр мых выходов триггеров которого Соединен с первым входом каждого эл мента ИСКЛЮЧАЮЩЕЕ ИЛИ, с соответствующим входом дешифратора опроса , выходы которого соединены
    Составитель И. Пом кшева Редактор 0. Бугир Техред И.Верес Корректор Л. Рилипенко
    Заказ А619/47 Тираж 728Подписное
    ВНИИЛИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
    с соответствующими входами счетчика опроса, входы каждого усилител -инвертора соединены с первыми входами соответствук цих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход каждого усилител - инвертора соединен с соответствующей клеммой дл  подключени  входа объекта контрол , кажда  клемма дл  подключени  выхода объекта контрол  соединена с соответствующим резистором , с соответствующим входом дешифратора анализа обрьта и с входом каждого элемента НЕ, вторые выводы резисторов соединены с плюсовой шиной питани , выход каждого элемента НЕ соединен с соответствующим входо блока индикации и с вторым входом каждого элемента ИСКЛЮЧАКЯЦЕЕ ИЛИ, . выход каждого из которых соединен с соответствующим входом дешифратора годности, выход которого соединен с первым входом дешифратора состо ний второй восод которого соединен с выходом дешифратора анализа обрыва, а третий вход - с инверсным выходом последнего триггера регистра сдвига.
SU833709638A 1983-12-30 1983-12-30 Устройство дл контрол правильности электрического монтажа SU1252743A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833709638A SU1252743A1 (ru) 1983-12-30 1983-12-30 Устройство дл контрол правильности электрического монтажа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833709638A SU1252743A1 (ru) 1983-12-30 1983-12-30 Устройство дл контрол правильности электрического монтажа

Publications (1)

Publication Number Publication Date
SU1252743A1 true SU1252743A1 (ru) 1986-08-23

Family

ID=21106949

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833709638A SU1252743A1 (ru) 1983-12-30 1983-12-30 Устройство дл контрол правильности электрического монтажа

Country Status (1)

Country Link
SU (1) SU1252743A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 429380, кл. G 01 R 31/02, 1972. Авторское свидетельство СССР № 627424, кл. G 01 R 31/02, 1976, *

Similar Documents

Publication Publication Date Title
SU1252743A1 (ru) Устройство дл контрол правильности электрического монтажа
SU1712905A1 (ru) Устройство дл контрол межконтактного монтажа соединителей (разъемов) радиоэлектронных изделий
SU911376A1 (ru) Устройство дл контрол правильности электрического монтажа радиоэлектронных изделий
SU1216782A1 (ru) Устройство дл контрол правильности электрического монтажа
SU1712903A2 (ru) Устройство дл контрол монтажных структур
SU1552137A1 (ru) Устройство дл контрол КМОП-логических схем
SU1336037A1 (ru) Устройство дл контрол электрического монтажа
SU1043572A1 (ru) Устройство дл контрол монтажа
SU1322289A1 (ru) Устройство дл контрол микросхем
SU1064243A1 (ru) Устройство дл контрол полупроводниковых диодов
SU1218351A1 (ru) Устройство дл контрол правильности электрического монтажа
SU955072A1 (ru) Устройство дл проверки функционировани логических схем
SU741277A1 (ru) Устройство дл проверки электрического монтажа
SU714314A1 (ru) Устройство дл определени места короткого замыкани в электрическом монтаже
SU1385105A1 (ru) Устройство сигнатурного контрол проводных соединений
SU1265993A1 (ru) Распределитель импульсов с контролем
SU474770A1 (ru) Устройство дл автоматического контрол правильности монтажа и сопротивлени изол ции жгутов
SU817607A1 (ru) Устройство дл контрол сопро-ТиВлЕНи изОл ции
SU1190312A1 (ru) Устройство автоматического контрол монтажа с радиоэлементами
SU1092508A1 (ru) Устройство дл контрол и локализации неисправностей логических схем
SU1273848A1 (ru) Способ обнаружени обрывов и коротких замыканий в электрическом монтаже
SU1737377A1 (ru) Устройство дл автоматического контрол межразъемного монтажа электрических соединений
SU1084804A2 (ru) Устройство дл отладки тестов
SU1332322A1 (ru) Устройство дл контрол логических блоков
SU1709318A1 (ru) Устройство дл контрол цифровых блоков