SU1026143A1 - Устройство дл контрол дискретных объектов - Google Patents
Устройство дл контрол дискретных объектов Download PDFInfo
- Publication number
- SU1026143A1 SU1026143A1 SU823412156A SU3412156A SU1026143A1 SU 1026143 A1 SU1026143 A1 SU 1026143A1 SU 823412156 A SU823412156 A SU 823412156A SU 3412156 A SU3412156 A SU 3412156A SU 1026143 A1 SU1026143 A1 SU 1026143A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- unit
- group
- input
- output
- control
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
to
Ci 4
СО
Изобретение относитс к вычисли - , тёльыой технике, в частности к авуоматизкрованиьв системам контрол цифровых устройств, и ьюжет быть использовано дл контрол цифровых устройс;|рв в процессе их производства и эксплуа тации.
Известно устройство дл контрол цифровых блоков, соле рзкащее блох ввода , блок пам ти, 1«5Ш4утатор, блок . сравнени , блок управлени и схему О индикации неисправностиJ l.
Недостатком устройства вл етс большой расход пам ти на хранение t&c- тов и эталонов, а также невозможности обеспечени контрол цифровое блоков, US работающих с высоким реальным быстро-( действием.
, Наиболее близким по технической сущности к предлагаемсму вл етс устройство дл контрол дискретщах JQ объектов сгодержаадее блок ввода, блок пам ти блок сравнени , блок управлени , кс 1мутатори и многовходовьШ элемент ИЛИ.
Первый выход блока вовода св зан с 25 первым входом блока пам ти, второй вход которого подклйчен к первому выходу блока управлеии . Второй вы- ход блока управлени соединен с первым &ХОДСШ блока сравнени , а второй 0 блока вврда св зан с первым входом блока управлени , третий вьгход которого подключен к входу блока ввода . Первый выхсод блока пам ти подсоединен к второму входу блЬка срав нени ,„ Второй выход блока пам ти пддеоединен к первому входу первого ко1Ф1утаФара, к второму входу которого подасшчен четвертый выход блока управлени . Выход первого колв«утатора св зан с . nepBt j входом многовходового элемен- та или, к второму входу которого йодаУ ключей первый выход второго кеддаута тора. Второй выход второго котлуха тора св зан с третьим входом блока управлени . Первый вход второго ко1«4у 5 татора подсоединен к п того входу .блока управлени . Выход блока сравнени подключен «второму входу блока управлени . Выход многовходового элемента ИШ1 и второй вход ВТОРОГО КОММу-еп
та тора вл ютс соо-гветственно выхоаом н входом, устройс тва.. В таком устройстве lio сигналу блока управлени из блока пам ти чев)ез коммутатор и многовходовый элемент ИЛИ выдаютс . TecTOBibBS наборы на контролируемый объектi Реакции контролируемого объекта на 5гестовые набора через KcaswyTaтор подаютс & блок сравнени , где сравниваютс с эталонными реакци ми, поступакадими из блока пам ти. Сигнал 60 сравнени или несравнени выходных реакций с эталоиньаш поступает в блсж управЛени С23.
К недостаткам этого устройства следует отнести большой ббъект блока 65
пам ти дл хранени тестовых иабрров и эталонных реакций, а такке невозможность обеспечени контрол цифровых блоков, работающих с высоким ре sunbmstA быстродействием из-за налини двух обращений/к блоку а тестом и эталоном, а также из-за задержки сигналов в цел х коммутаций.
Цель изобр 1 ени - повышение быстродействи устройства.
Поставленна цель достигаетс тем, что в устройство дл контрол дискретных объектов, содержащее блок пам ти , блок врода, блок управлени , блок сравнени , причем группа выходов блока ввода подключена к i pynne информационных входов блока пам ти, угрравл юидай вход которого св зан с первьм выходом блока управлений, второй выход которого соединен с входом блока ввода/ группа инфррмационных выходов блока пам ти подкл очена к перзвой Группе соответствующих входов блока сравнени , первый выход которого вл етс контрольным выходом у тро8ства а второй выход св зан с входот«5 блока управлени , втора группа информационных выходов блока пам ти ; соединена с группой Соответствующих ; входов контролируемого блока, введе-. ны комбинационный сутФ1атор с циклический переносом и регистр, причем перва группа информационных входов комбинационного сумматора с циклическшл переносом подключена к группе выходов контролируемого, блока, .втора группа информационные входов комбинационного сумматора с циклическим пе1 еносом св зана с группой выходов .регистра, подключенных к второй группе соответствующих входов блока сравнени , группа выходов ксйлбинационного сушлатора с циклическим переносом соединена с группой входов регистра.
На фиг.1 представлена структурна схема устройства дл контрол дискрет ных объектов; на фиг.2 - функциональна схема блока управлени . ,
Устройство Дл контрол дискретных объектов содержит блок 1 ввода, блок 2 пам ти, блок 3 управлени , блок 4 сравнени , комбинационный сумматор 5 с циклическим переносом, , регистр. 6./
лок управлени выполнен по схеме управл ющего автомата с жесткой логикой и содержит два C-U триггера 7 и В, генератор 9 импульсов, двоич. ный счетчик,. 10, элемент 11, элемент.: ИЛИ 12,элемент НЕ 13. Выход генера тора Э мпульсов подсоединен к С-вхОдам триггеров 7 и 8 и. к первому входу элемента И 11. Входы R и В Триггера 7 соединены между собой и coBiwecTHo с входом Т триггера 8 вл ютс внешними входами блока 3 управлени . Входы 5 триггеров 7 и 8 св за.йы со инверсными выходам а вход ft триггера 8 подключен к вы ходу элемента НЕ 13, вход которого вл етс входом блока 3 управлени . Пр мые выходы триггеров 7 и 8 ев за ны с первым ивторЕлм входами, еоответственно элемента ИЛИ 12, выход которого подсоединен к входу R счет чика 10 и второму вкоду элемента И Выходу элемента И 11 св зан.со счетным входом счетчика 10. Выходы счет чика 10 вл ютс вторым выходом бло . ка 3 управлени и подключены к адре ным шинам блока 2 пам ти. Пр мой :вы ход триггера 7 подключен к входу бл ка 1 ввода. Кроме того, устройств содержит контролируем цифровой блок 14. Устройство работает следующим об разом. , Па сигналу с блока 3 управлени рез блок 1 ввода в блок 2 пам ти по ступает тестова информаци в виде TectoBbix наборов. Ир, сигналу начала контрол , вглдаваемому с блока 3 управлени , блок 2 пам ти начинает подавать тестовые наборы на контролируемый цифровой блок. Реакции на тестовые наборы поступают на сумматор 5 с циклическим переносом, где суммируютс с циклической су1да«ой, полученной в предыдущих циклах, хра н щейс в регистре б и получаемой на сумматоре 5 ( в исходном состо нии регистр б в О). После прохождени всех тестовых наборов блок пам ти выдает на блок 4 сравнени эталонную контрольную сумму, котора сравниваетс с контрольной сум мой, полученной и результате прохождени тестовых наборов и хран щейс в регистре б. Поскольку в блоке 2 па м ти хран тс только тестовые наборы и не хран тс , эталонные реакции, это приводит к..сокращению объема блока 2 пам ти дл хранени тестовых эталонов в два раза. По результатам сравнени блок 4 сравнени выдает сигнал исправности или неисправности контролируемого цифрового блока. Таким образом, устройство работает в двух режимах: в реж1те приема тестовых наборов и эталонной суммы и в режиме контрол .. В соответствии с этими режимами и функционирует блок 3 управлени . Сигнал Прйшл поступает на вход приема триггера 7 и сохран етс на зквде до тех пгор, пока не приметс в блок 2 пам ти вс тестова нйфо1Е 1аци . Триггер 7 устанавливаетс в един счное положение и разрешает прохождение импульсов с выхода генератора 9 импульсов через элемент И 11 на счетный вход счет ика 10, а также выдачу тестов из блока 1 ввода в блок 2 пам ти (до прихода сигнала Прйет« / ик обнулен нулевым сигнелой С гЦрвых выходов триггеров 7 и 8 через элемент ИЛИ 11). Счётчик 10 начинает считать и тестова инфорла ци , по- , ступающа с блока 1 ввода в блок 2 пам ти, записываетс в массив последовательных чеек блока 2. После записи всех тестов сигнал Прием снимаетс , и триггр 7 устанавливаетс в О, устанавливаетс в О и счетчик 10.Режим Прием заканчивае .тд ..., . , . .,..; В режиме Контроль на вход , триггера 8 поступает единичный.им- , пульсный сигнал, который устанавлиаает триггер 8 в . Сигнал с пр мого выхода триггера 8 через элементы 121 и 11 разрешает подачу импульсов на счетный вход счетчика 10. Счетчик 1U начинает считать и блОк 2 пам ти Bt д§ет тесты на контролируемый ( цифровой )блок . После прохождени всех теог тбв сравнени контрольной суммы с эталонной блок 4 сравнени через v элемент НЕ 13 устанавливает триггер 8 ; в О, счетчик 10 Сбрасываетс в € и режим Контроль заканчиваетс . Если контрольна и эталонна суммы не совпадают, тО счетчик 10 выходит за границу массива тестов, что соответствует отсутствию сигнала на контрольном выходе блока 4 сравнени и вл етс признаком наличи неисп- : равности в контролируемом (цифровом) блоке 14. В устройстве в блоке пам ти на одйй тестовый набор приходитс одна эталонна реакци . Эта тестова инфор аци занимает в блоке пам ти две чейки. 0 предлагаемом устройстве хран тс толькб тестовые наборы и одну чейку пам ти занимает контрольна сумма. Следовательно, достигаетс сбкраздение объема пам ти дл хранени тестовой информации в предлагаемом устройстве по сравненио с известным в два раза. Это ведет к сокраще нию тру ое всости изготовлени и стоимости блока, пам ти. цикла, т.е. врем между хрзум выборками тестовых наборов из блока пам ти, в .иэ вестнс устройстве составл ет ц/ оер ко реокц сроЕ.. где ц - врем цикла известного устройства; - врем обращени к блоку пам ти за тестовым набо; . ром; . . , . врем срабатывани элементов Коммутации/ врем реакции контрол - .. .руемого объекта на тестовый набор; 4 - врем срабатывани -блока;. сравнени ; tgu - врем срабатывани блока управлени , т.е. врем , иеобходимое на прием сйг нала из сравнени -И выдачи сигнала разре . шени в блок пам ти на выборку следуквдего тестового набора Ёрем цикла в предлагаемом ycTpofirf стве составл ет t« ..,-„...-, i Ц2- окр рео1 и -г-11б врем сраба1ывани коМбинационного сумматора с цик-, лическим переносом и ЕЮГИСТ ра.. / Счита | что Црою4 Ч-ио , так как сманиваютс и суммируютс коды одинаковой разр дности, делаем вывод о том, что врем цикла предлагаемого / yctpoftCTBa; коро.че времени цикла известного устройства на величину .: 4;-4cW 6r Таким образом, предлагаемое устрой ство Обеспечивает более высокое (Ллстродейс вие контрол цифровьос блоков по сравнению с известным.
Фиг,1
Claims (1)
- УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТНЫХ ОБЪЕКТОВ, содержащее блок памяти, блок ввода, блок управления, блок сравнения, причем группа выходов блока ввода подключена к группе информационных входов блока памяти, управляющий вход которого связан с первым выходом блока управления, второй выход которого соединен с входом блока ввода, первая группа информационных выходов блока памяти ' подключеюна к первой группе соответствую“щих входов блока сравнения, первый выход которого является контрольным выходом устройства, а второй вы'ход связан с входом блока управления, вторая группа информационных выходов блока памяти соединена с группой соответствующих входов контролируемого блока, отличающеес я тем, что, с целью повышения быстродействия, в устройство введены комбинационный сумматор с цикличес* ким переносом и регистр, причем первая группа информационных входов комбинационного сумматора с циклическим переносом подключена к группе выходов контролируемого блока, вторая группа , информационных входов комбинационного сумматора с циклическим переносом связана с группой выходов регистра, подключенных к второй группе соответ- . ствующих входов блока сравнения,груп·. па выходов комбинационного сумматора </циклическим переносом соединена с группой входов регистра.>1026143 , , памяти для хранения тестовых наборов и эталонных реакций, а также невозможность обеспечения контроля цифровых блоков, работающих с высоким реальны* быстродействием из-эа наличия двух обращений?к блоку памяти тестом и эталоном, а также из-эа задержки сигналов в целях коммутаций.Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем, что в устройство для контроля дискретных объектов, содержащее блок памяти, блок ввода, блок управления, блок сравнения, причем группа выходов блока ввода подключена к Группе информа-
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823412156A SU1026143A1 (ru) | 1982-03-16 | 1982-03-16 | Устройство дл контрол дискретных объектов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823412156A SU1026143A1 (ru) | 1982-03-16 | 1982-03-16 | Устройство дл контрол дискретных объектов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1026143A1 true SU1026143A1 (ru) | 1983-06-30 |
Family
ID=21002796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823412156A SU1026143A1 (ru) | 1982-03-16 | 1982-03-16 | Устройство дл контрол дискретных объектов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1026143A1 (ru) |
-
1982
- 1982-03-16 SU SU823412156A patent/SU1026143A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР (# 607218, кл. G 06 F 11/00, 1978. 2. Авторское свидетельство СССР W 721830, кл. а 06 Т 11/00, 1980 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1026143A1 (ru) | Устройство дл контрол дискретных объектов | |
US4791599A (en) | Auto-correlation arrangement | |
SU1714590A1 (ru) | Устройство дл сложени чисел с переменным основанием системы счислени | |
SU1425632A1 (ru) | Устройство дл задержки цифровой информации с уплотнением | |
SU938283A1 (ru) | Микропрограммное устройство управлени | |
SU1275460A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
SU1529293A1 (ru) | Устройство дл формировани тестовой последовательности | |
SU1689953A1 (ru) | Устройство дл резервировани генератора | |
SU471581A1 (ru) | Устройство синхронизации | |
SU1117627A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
SU1290423A1 (ru) | Буферное запоминающее устройство | |
SU446054A1 (ru) | Устройство дл преобразовани двоичных чисел | |
SU830378A1 (ru) | Устройство дл определени поло-жЕНи чиСлА HA чиСлОВОй ОСи | |
SU763898A1 (ru) | Микропрограммное устройство управлени | |
SU604160A1 (ru) | Устройство автоматического выравнивани времени распространени при передаче дискретных сообщений по параллельным каналам | |
SU1297076A1 (ru) | Устройство дл сбора и регистрации данных о работе информационно-вычислительной системы | |
SU1388857A1 (ru) | Устройство дл логарифмировани | |
SU364112A1 (ru) | Счетное устройство, сохраняющее информацию при перерывах питания | |
SU1019600A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1751859A1 (ru) | Многоканальный преобразователь последовательного кода в параллельный | |
SU1319017A1 (ru) | Устройство дл ввода информации | |
SU1046935A1 (ru) | Пересчетное устройство | |
SU1128242A1 (ru) | Устройство дл опроса датчиков | |
SU743230A1 (ru) | Устройство дл временной коммутации | |
SU1335986A1 (ru) | Устройство дл вычислени процентного отношени двух величин |