SU1022147A1 - Устройство дл выборки информации при ее отображении - Google Patents
Устройство дл выборки информации при ее отображении Download PDFInfo
- Publication number
- SU1022147A1 SU1022147A1 SU762328542A SU2328542A SU1022147A1 SU 1022147 A1 SU1022147 A1 SU 1022147A1 SU 762328542 A SU762328542 A SU 762328542A SU 2328542 A SU2328542 A SU 2328542A SU 1022147 A1 SU1022147 A1 SU 1022147A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- distributor
- input
- output
- address
- Prior art date
Links
Landscapes
- Image Input (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ВЫБОРКИ ИНФОРМАЦИИ ПРИ ЕЕ ОТОБРАЖЕНИИ , содержащее первый регистр, соединенный с блоком пам ти и с распределителем импульсов выходы которого подключены к второму регистру и к первому формироваггелю адреса, соединенно му с выходом второго регистра и с входом V, блока, пам ти, огличаюше тем, что, с целью повышени надежности отображени информации, оно содержит третий регистр, соединенный с перВЁТМ формирователем адреса, блок сравнени , входы которого подключены к первому формирователю адреса и к трв пьему регистру , а выход соединён с распределителем импульсов, и последовательно подключенные второй формирователь агн рее а, вход которого соединен с распределителем импульсов, и четвертый регистр, один вход которогОподключен к распределителю импульсов, а выход соединен с первым формщэсдаателем адреса .
Description
Изобретение отнсх5игс к автоматике и вычислительной технике, в частности к устройотвам дл шлборки информации при ее, отображении. Известно устройство, содержащее блок ввода, блок предварительной оф ботки даннь х, схему совпадетга , счетошк и бпок с ивсронизаиии l3 Недостаток данного устройства состоит в его конструктивной сложности. Наиболее б Еив им к предлагаемому вл егс устройство, содержащее первый блок пам ти, соединенный с первым регистром , распределитель импупьсов, подключенный к первому в второму регистр рам и к фо{п л1рова9гелю а/феса, соед ненному с выходом второго peracipa, второй бпок пвм т в iioK сопр жеш1 2; Его недостаток заточаетс в невысо кой надежности отображени Н1 фо;мъ«ацин. 1Деш иэоСрете ш - повышение надажн стй отображени тформа&кк. Поставлеш1а цепь достипютси тем, что в yorpoficTBo, содержащее регистр, соеловенный с блоком naMirra и с распредвшгтепем икшутоьсов, выходы которого подктаочвнЕы к второму регистру и к формирователю варесв, соединенному с выходом второго рвгжп ра и с входом Опока пам ти,введе и третий регистр, сое|Е81ЕЮнкый с первым рователем адреса, блок сравнени , акоды которого подключены к первс ъ4у формирователю а;феса и к третьему регклгру, а выход соединен с раснредснпптелем вмпульсов , и последовательно подключенные впгорой формирователь афеса, вкод котор го соединен с распределителем импульсов , и четвертый регистр, один вкод которого подключен к распределителю импульсов , а вшкод соевийев с первым фор мирователем адреса. На чертеже, щэедставпеиа блок-схема устройства.. Схема вктаочает первый регвстр 1 числа, распределитель 2 импульсе®, второй регистр 3 хранени начального адр&са массива, первый формирователь 4 адрес а« третий регистр J5 хранени началаноп адреса регенерацин изрфажени , блок 6 пам ти, блок 7 сравнени , второй формирователь 8 ащ)еса, предназначенны дл формировани кв жслучайного адреса и четвертый регистр 9 дл хранени кваз случайного адреса. Устройство работает следующим образом . Массив иэофажени ааписан в блоке 6. В регистр V зшпсанначалзьный адрес этого массивам: Переп началом каждого цикла регенерации формирователь 8 формирует квазислучайный адрес, который по сигналу Запись с распределител 2 ваписываетс в регистр 9. В начале цикла регенерации распределитель 2 вырабатывает сигнал, по которому сод вкимое регистра 9 переноситс в формирователь 4. По Запись этот адрес первым в последсжательности адресов цикла участвует в выборке информацни из бпока 6. Информаци , считанна из блока 6, через рет стр 1 поступает на вход распределител 2 импутхьсов, КОТ011ЫЙ анализирует ату информацию и одновременно упршл ет формирователем последукишего а/феса в формирователе 4. После считывани информации по первому адресу последующее считьтание информации из блока 6 происходит по адресам, которые по сигналу Добавление единицы , с распределител 2 формируютс формирователем 4 путем увеличени значени предыдущего адреса на единицу. Такой пор док счшы вани информации сютаетс до тек пор, пока распределитель 2 не определит признак Конец массива . После определени указанного признака распределитель 2 вырабатывает сиг на Пересылки, по которому содержимое регистра 3 цересылаетс в формирэвотепь 4. В дальнейшем добавлением по сигналам Добавление единицы распределител 2 осуществл етс процедура выборки информации. В процессе считывани информации каждый адрес массива одновременно поcTjitaeT на один вход бпока 7, на второй вход которого поступает код с регис ра 5. Как только формирователь 4 выдаст адрес, код которого совпадает с кодом регистра 5, блок 7 формирует ст нал Конец выборки , поступак иий на вход распределител 2, который по этому сигналу прекращает выборку информа1юи в данном цикле регенерации. Дл формировани начального адреса регенерации информаци по каждому адресу, начина с квазислучайного, поступает в регистр 1 и затем на раопределитель 2, где определ ютс абсолютные координаты элемента изображени .
3 1О221474
Как только раслределитвпь 2 определит у Пересшлкв этот адрес зешюьтаен
первый элемент в последовательности сс в регистр 5 и хранитс в течение
абсолютгадми координатами, то начиншпикпа, выборки.
с этого адресаГинформаш из блока 6- Введение в устройство новых ;@пов
через распределитель 2 вЁвдаетс на шд-,s позвол ет сушественно повыс ть надокход ус1фрйства. Кроме того, по сигна -нос1ъ ото)ажени ввформашш.
Claims (1)
- УСТРОЙСТВО ДЛЯ ВЫБОРКИ ИНФОРМАЦИИ ПРИ ЕЕ ОТОБРАЖЕНИИ, содержащее первый регистр, соединенный с блоком памяти и с распределителем импульсов^ выходы которого подключены к второму регистру и к пер- вому формирователю адреса, соединенному с выходом второго регистра и с входом ч блока, памяти, о тли чаюшее_ся тем, что, с целью повышения надежности отображения информации, · оно содержит третий регистр, соединенный с первым формирователем адреса, блок сравнения, входы которого подключены к первому формирователю адреса и к третьему регистру, а выход соединён с распределителем импульсов, и последовательно подключенные второй формирователь адреса, вход которого соединен с распроделителем импульсов, и четвертый регистр, один вход которого подключен к распределителю импульсов, а выход g соединен с первым формирователем адреса.SU .„>1022147
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762328542A SU1022147A1 (ru) | 1976-02-24 | 1976-02-24 | Устройство дл выборки информации при ее отображении |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762328542A SU1022147A1 (ru) | 1976-02-24 | 1976-02-24 | Устройство дл выборки информации при ее отображении |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1022147A1 true SU1022147A1 (ru) | 1983-06-07 |
Family
ID=20650263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762328542A SU1022147A1 (ru) | 1976-02-24 | 1976-02-24 | Устройство дл выборки информации при ее отображении |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1022147A1 (ru) |
-
1976
- 1976-02-24 SU SU762328542A patent/SU1022147A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Патент JP № 49-45О12, ют. 97 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1022147A1 (ru) | Устройство дл выборки информации при ее отображении | |
SU1456947A1 (ru) | Устройство дл выборки информации при ее отображении | |
RU1772806C (ru) | Устройство дл обработки изображений | |
SU1269164A1 (ru) | Устройство дл считывани графической информации | |
SU430404A1 (ru) | Устройство для формирования мер сходства при распознавании образов | |
SU1698905A1 (ru) | Формирователь видеосигнала | |
SU1444821A1 (ru) | Устройство дл формировани гистограммы случайных чисел | |
SU1702388A1 (ru) | Процессор дискретного косинусного преобразовани | |
SU748303A1 (ru) | Устройство функционального контрол интегральных схем с функцией пам ти | |
SU1287165A1 (ru) | Устройство дл измерени временных характеристик программ | |
SU710054A1 (ru) | Устройство дл распознавани двоичных знаков | |
SU395899A1 (ru) | Матричное феррит-диодное запоминающее устройство | |
SU497728A1 (ru) | Дешифратор дл запоминающего устройства матричного типа | |
SU1005107A1 (ru) | Устройство дл регистрации графической информации | |
SU1160410A1 (ru) | Устройство адресации пам ти | |
SU1679550A1 (ru) | Устройство дл измерени параметров сигнала считывани из накопител на цилиндрических магнитных доменах | |
SU1755279A1 (ru) | Генератор многомерных случайных процессов | |
SU1236551A1 (ru) | Оперативное запоминающее устройство | |
SU395830A1 (ru) | УСТРОЙСТВО дл ВВОДА ИНФОРМАЦИИ | |
SU1654810A1 (ru) | Устройство отождествлени наборов данных | |
RU1790780C (ru) | Устройство дл ввода информации от датчиков | |
SU1259260A1 (ru) | Устройство управлени выборкой команд | |
SU1322371A1 (ru) | Устройство дл записи информации в оперативную пам ть | |
SU1249583A1 (ru) | Буферное запоминающее устройство | |
RU1795443C (ru) | Устройство дл ввода информации |