SU1654810A1 - Устройство отождествлени наборов данных - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и радиолокации и может быть использовано в двухпунктных угломарных системах. Цель изобретени  - повышение быстродействи  и достоверности наборов данных за счет реализации инвариантно-группового алгоритма обработки информации. Устройство содержит генератор 1 импульсов , синхронизатор 2, сверхоперативные блоки 3-6 пам ти, функциональные преобразователи 7,8, преобразователи 9,10 кодов, буферные блоки 11,12 пам ти , блок 13 сравнени  кодов, выход 14 устройства. Функциональный преобразователь 7(8) содержит вычитатель, два посто нных блока пам ти, три преобразовател  кодов, два умножител  и сумматор о Работа устройства основываетс  на вычислении на каждом пеленгаторе значений инварианта по формуле + BctS(-A , где , соответственно азимут и угол места i-й цели, измеренных на k-м пеленгаторе, и последующем попарном сравнении. Это позвол ет повысить достоверность и быстродействие решени  задачи отождествлени  пеленгов, 1 з.п. ф-лы. 8 ил. i

Description

е&

2

00

Изобретение относитс  к вычислительной технике и радиолокации и предназначено дл  отождествлени  пеленгов (углов места и азимутов), полученных двум  пеленгаторами об одних и тех же объектах, и может быть использовано дл  отождествлени  пеленгов движущихс  объектов в триангул ционных системах пассивной локации.

Цель изобретени  - повышение быстродействи  и достоверности отождествлени  набора данных за счет реализации инвариантно-группового алгоритма обработки информации.

На фиг о 1 представлена структурна  схема устройства; на фиг.2 - функциональный преобразователь на фиг.З - блок сравнени  кодов; на .4 - буферный блок пам ти; на фиг.З - узел сравнени  кодов; на фиг.6 - синхронизатор; на фиг.7 - генератор; на фиг.8 - временные диаграммы работы устройства.

Устройство содержит генератор 1 импульсов, синхронизатор 2, сверхоперативные блоки 3-6 пам ти, функциональные преобразователи 7 и 8, преобразователи 9 и 10 кодов, буферные блоки 11 и 12 пам ти, блок 13 сравне- ни  кодов, выход 14 устройства.

Функциональный преобразователь (фиг.2) содержит вычитате ь 15, посто нный блок 16 пам ти, преобразователи 17 и 18 кодов, умножитель 19, посто нный блок 20 пам ти, преобразователь 21 кодов, умножитель 22 и сумматор 23.

Узел сравнени  кодов (фиг.З) со- держит регистры 24 и 25, сумматор 26, группы элементов И 27 и 28, группа элементов ИЛИ 29, схема 30 сравнени , элемент И 31 и посто нный блок 32 пам ти (ПБП).

Синхронизатор (фиг.4) содержит элемент И 339 триггер 34, счетчики 35 и 36, элементы 37 и 38 задержки, элемент ИЛИ 39, триггер 40, мульти- плексоры 41 и 42, элемент ИЛИ 43, элементы И 44 и 45 и посто нное запоминающее устройство 46.

Генератор импульсов (фиг.5) содержит генераторы 47 и 48 тактовых им- пульсов, элементы И 49 и 50 и элемент ИЛИ 51 о

Блок 13 сравнени  кодов (фиг.6) содержит узлы 52 сравнени  кодов.

n

5 п

-. 5

п

5

Буферный блок 11 пам ти (ф иг. 7) содержит сверхоперативные блоки 53 пам ти.

Устройство работает следующим образом .

В исходном состо нии в блоки 3 и 4 записаны коды, значени  которых соответствуют измеренным на первом приемном пункте значени м азимута и угла места $,; соответственно, а в блоки 5 и 6 - коды, значени  которых соответствуют измеренным на втором приемном пункте значени м ази мута р(г( и угла места А2| соответственно . Число пар ( , /$,;), (oi, 64j) равно числу объектов N в секторе обзора. Очередность занесени  этих кодов в блоки соответствует очередности их получени  на приемных пунктах (цепи загрузки кодов в блоки не показаны).

Цикл обработки информации выполн етс  по сигналам из синхронизатора 2 в следующем пор дке.

Шаг 1: вызов кодов из блоков 3-6 в функциональные преобразователи 7 и 8, в которых вычисл етс  значение инварианта соответственно дл  первого и второго пунктов.

Шаг 2: запись результата из функциональных преобразователей 7 и 8 соответственно в блоки 11 и 12 по адре - сам, поступающим по второму входу каждого из них от синхронизатора 2. Да- лее следует возврат к шагу 1. Этот циклический процесс повтор етс  до тех пор, пока не будут обработаны массивы данных, записанные в блоках 3-6 дл  всех N объектов. При большом числе объектов N (50 и более) дл  сохранени  приемлемого времени отождествлени  блоки 11 и 12 состо т из нескольких блоков (12,- 12) (фиг.4). При записи информации блоки работают поочередно, а при считывании - параллельно. В конкретный момент запись кодов ведетс  только в один блок 11-(1 1,К)t при этом - его выбор производитс  по сигналу с преобразовател  9 (10) кодов. На выходах 3+, Ј блоков 11 и 12 (фиг.4) присутствует только одна 1 определ юща  по входу CS блок 11-j (12m), допускающий запись кодов в соответствующие  чейки пам ти.

После следует цикл обработки информации, записанной в блоках . 11 и 12. Каждое число F,,1 массива из

516548

блока 11 сравниваетс  с каждым числом 7г массива по правилу

Г1 при IF,;- F,; | Д :

R.. Ч

2J

.° РИ FZJ/ & ,

где - порог отождествлени , установленный заранее.

При этом дл  сравнени  кодов за- действуютс  все блоки 11ц. Это обеспечиваетс  подачей с преобразовател  9 кодов высокого уровн  на входы CS всех блоков 111 - 11К.

Таким образом, образован упор доченный массив, содержащий бит информации , представл ющий собой результа отождествлени , выдаваемый на выходную шину устройства. Далее процессы загрузки новых данных и их обработки поатор ютс  дл  последующих замеров координат.

По сним работу устройства на упрощенном примере, когда число объектов N 3. Дл  этого рассмотрим временные диаграммы синхронизатора (фиг. 8). По импульсу в момент t (фиг.8а) Пуск (цепь его подачи не показана) блоки 3-6 синхронизатором 2 устанавливаютс  в режим считывани  (фиг.86), и на их адресные входы начинают поступать управл ющие сигналы , соответствующие кодам чисел 1,2,3 (фиг.7 в,г). Напр жение считывани  (фиг.86) действует в течение всего времени считывани .информации из блоков 3-6« Спуст  врем  ut,1 (фиг,8е), необходимое дл  установлени  на выходных шинах функциональных преобразователей 7 и 8 результата преобразований, по импульсам записи (фиг.8е) эта информаци  заноситс  соответственно в блоки 11 и 12, которые установлены в режим записи (фиг.8ж). Адреса записи данных в блоках 11 и 12 поочередно устанавливаютс  сигналами, поступающими по шине управлени , соединенной с вторым входом управлени  (фиг.8 з,и, к, л). По окончании записи кодов в блоках 11 и 12 в момент tg (фиг.8 б,ж) последние устанавливаютс  низким потенциалом в режим считывани  (фиг.8к) и по тактам считывани  (фиг ,8м) коды из блоков 11 и 12 поступают в блок 13 сравнени  кодов дл  дальнейшей обработки. Спуст  врем  t (фиг.8м), необходимое дл  сравнени 

5

0

5

0

5

0

5

0

5

1°6

кодов в блоке 13, синхронизатор 2 вырабатывает импульс разрешени  (фиг.бн) дл  съема результата сравнени . Эпюры, представленные на фиг,8 з, и, к, л, илотюстрируют случай малого числа объектов, когда применима последовательна  дисциплина сравнени .

Функциональный преобразователь 7(8) (фиг.2) работает следующим образом.

В такте считывани  на выходах блоков 3-6 по вл ютс  коды значений соответственно (X; и ft;,

Код tf. преобразуетс  следующим образом. Код , поступает на первый вход вычитател  15, на втором входе которого присутствует код величины А и записанный в блок 16. На выходах преобразователей 17, 18 кодов по вл ютс  коды величин соответственно ctg ( oi; - А -) и cosec ( ОС; - А) . Код величины ctg (#1-Д) поступает на первый вход умножител  19, на втором входе которого присутствует код величины В и записанный в блок 20, Код величины В ctg ( Ы; А) с выхода умножител  19 поступает на первый вход сумматора 23.

Код ft; преобразуетс  следующим образом. Код fi поступает на вход преобразовател  21 кодов, реализующего математическую операцию у tgX. В этом случае на первом входе умножител  22 присутствует код tg $ , , а на втором входе - код cosec (0(; А). Таким образом, в ре-4 зультате действи  всех вышеописанных операций, на выходе сумматора 23 по вл етс  код величины tg cosec (К;- А) + Bctg(oT,- A).

Рассмотрим работу блока 13 рт сравнени  кодов. По такту считывани , тупающему по входу 3.1, в регистр 24 заноситс  значение первого инварианта FJ. 1, хран щегос  в 1-м блоке 11, а в регистр 25 - значение второго инварианта F2im хран щегос  в т-м блоке 12„ При этом в знаковом разр де регистра 24 записан О, что соответствует положительному числу, а в знаковом разр де регистра 25 записана 1. Поскольку к второму входу сумматора 26 подключены инверсные выходы разр дов регистра 25, то это соответствует представлению инварианта со знаком -. Код разности (F,;-F21)J может соответствовать положительному

(F/,,g F2fm ) или отрицательному ( ( F г, m) числу. В первом случае через логические элементы И 27, а во втором случае - через логические элементы И 28 разр ды модул  кода разности поступают через логические элементы ИЛИ 29 на разр ды первого входа схемы 30. На вторые входы схемы 30 сравнени  с блока подан код величины А . По тактовому импульсу с входа результат сравнени  поступает на выход 14 « блока сравнени  Далее следует такт считывани  очередного инварианта F 22rn из блока 12, после чего описанные процессы повтор ютс  до тех пор, пока не будет обработан первый инвариант из 1-го блЪка 53 со всеми инвариантами из m-го блока 12. После этого из 1-гсГ блока 11 в регистр 24 вызываетс  значение второго инварианта FU., дл  которого все описанные процедуры повтор ютс . Цмкл работы узла 13 1т заканчиваетс  обработкой инварианта из 1-го блока 11 с инвариантом из блока 12, где р - емкость 1-го (т-го) Например, дл  р 4 в блоке 13рт выполнено 16 описанных процедур сравнени  .

Врем  еобходимое дл  сравнени  одной пары кодов, записанных в блоках 11 и 12,значительно меньше времени , необходимого дл  вычислени  инварианта и записи его значени  в блоке 11 (12). Поэтому устройство в режиме сравнени  кодов должно рабо- тать на более высокой частоте, нежет ли чем в режиме вычислени  и записи кода в блоке 11 (12). Этим объ сн етс  наличие двух тактовых генераторов 47, 48 генератора 1 импульсов (фиг. 7)

Рассмотрим работу синхронизатора 2 По сигналу Пуск триггеры 34 и 40 устанавливаютс  в единичное состо ние и на счетные входы счетчиков 35 и 36

начинают поступать импульсы с выхода

i

тактового генератора 47 (фиг.7) генератора 1 импульсов. При этом предварительно в счетчик 35 по входу пред- установки занесена така  установка, котора  обеспечивает счет поступающих импульсов до тех пор, пока количество поступивших импульсов не будет равно N (числу объектов в секто- ре обзора пеленгатора). Перед началом счетча счетчик 36 обнулен, при этом в процессе счета код на его выходе  вл етс  адресом, по которому

0

5 0

5

п -

0

5

записываетс  или считываетс  информаци  из 1-го (m-го) блока 11(12).

Рассмотрим режим записи. Загрузка кодов идет по совпадающим адресам в 1-е блоки 11(12). Это обеспечиваетс  коммутацией к выходу мультиплексора 41 второго информационного входа, соединенного с выходом п/2 (п - число разр дов счетчика) младших разр дов счетчика 36. Выход старших п/2 разр дов счетчика 36 коммутируетс  к вы - ходу мультиплексора 42 и, следовательно , к второму выходу синхронизатора . Имеющий на втором выходе место код после преобразовани  в блоках 9(10)(фиг.1) определ ет соответствующий блок 11, 12, в который занос тс  коды, пропорциональные значени м вычисленных инвариантов, по адресам, задаваемым выходами младших разр дов счетчика 36 (третий и четвертый выходы синхронизатора). В тот момент когда в счетчик 35 запишетс  N импульсов , поступающих по счетному входу , на выходе сброса по вл етс  сигнал , который опрокидывает триггер 40, и, пройд  через элемент 39 ИЛИ, обнул ет счетчик 36 (момент, фиг.8). В этом случае соответствующий код, поступающий по первому входу мультиплексора 42, коммутируетс  к второму выходу синхронизатора и после преобразовани  в блоках 9 и 10 (фиг.1) инициализирует каждый блок (12j -12к).дл  осуществлени  сравнени  кодов, записанных в их  чейках. При этом, поскольку триггер 40 опрокинут , все блоки 11, -11 к (12 -12|) наход тс  в режиме считывани ,- а тактова  частота сравнени  определ етс  частотой тактового генератора 48 (фиг о 7)о Элементы И 44 и 45 открываютс  и на п том выходе по вл етс  последовательность импульсов на (фиг., м, н) . К выходу мультиплексора 41 подсоединен первый информационный вход, соединенный с выходом старших разр дов счетчика 36. Такой режим работы синхронизатора обеспечивает последовательное сравне ние кодов, записанных в блоках 11 -11 к 12, - 12ц. В момент времени , соответствующий полному заполнению счетчика 36, что говорит об окончании сравнени  кодов, записанных в блоках 11 и .12, сигнал переполнени  с его выхода опрокидывает триггер 34, тем самым отключа  генератор 1 импульсов , обнул ет счетчик 36 и заносит к входу занесени  счетчика 35 соответствующий код предустановки. Синхронизатор 2, как и все устройство в целом, готов к проведению очередной процедуры отождествлени  набора данных.

Claims (2)

1. Устройство отождествлени  наборов данных, содержащее генератор импульсов, четыре сверхоперативных блока пам ти, отличающее- с   тем, что, с целью повышени  быстродействи  и достоверности отождествлени  наборов данных, в него дополнительно введены два функциональных преобразовател , два преоб- разовател  кодов, два буферных блока пам ти, синхронизатор, блок сравнени  кодов, причем выход генератора импульсов соединен с входом синхронизатора , выходы первой группы кото- рого соединены с входами управлени  всех сверхоперативных блоков пам ти, выходы первого и второго сверхоперативных блоков пам ти соединены соответственно с входами первой и вто- рой групп первого функционального преобразовател , выходы третьего и четвертого сверхоперативных блоков пам ти соединены соответственно с входами первой и второй групп второго функционального преобразовател , выходы первого и второго функциональных преобразователей соединены с информационными входами соответственно первого и второго буферных блоков пам ти, выходы второй группы синхронизатора соединены с входами первого и второго преобразователей кодов, выходы третьей и четвертой групп синхронизатора соединены с адресными входами соответственно первого и второго буферных блоков пам ти, выходы

,. 5 0 5

0

п той группы синхронизатора соединены с управл ющими входами блока сравнени  кодов, выходы шестой группы синхронизатора соединены с управл ющими входами генератора импульсов, выходы первого и второго преобразователей кодов соединены с управл ющими входами соответственно первого и второго буферных блоков пам ти, выходы которых соединены с информационными входами соответственно первой и второй групп блока сравнени  кодов, выход которого  вл етс  выходом устройства .

2. Устройство поп.1, отлич а- ;о щ е е с   тем, что каждый функциональный преобразователь содержит вы- читатель, три преобразовател  кодов, два умножител , два посто нных блока пам ти, сумматор, причем входы первой группы вычитател   вл ютс  входами первой группы функционального преобразовател , входы второй группы вычитател  подключены к выходам первого посто нного блока пам ти, выходы вычитател  соединены с входами первого и второго преобразователей кодов, выходы первого преобразовател  кодов соединены с входами первой группы умножител , входы второй группы которого подключены к выходам второго посто нного блока пам ти, выходы первого умножител  соединены с входами первой группы сумматора, входы третьего преобразовател  кодов  вл ютс  входами второй группы функционального преобразовател , а выходы соединены с входами первой группы второго умножител , входы пторой группы которого подключены к выходам второго преобразовател  кодов, а выходы coe-i динены с входами второй группы сумматора , выход которого  вл етс  выходом функционального преобразовател  ,

ТГЩ

16

21

IF

Г

L

i

I

s

Фиг. 2

&

2

и I 9-

5% r - «j г - за

j 4 I i

f1

г t e

.

ЯГ.

Фмг.7

-J U

t

м

S

U

I I

t I ill   n n n i

JL