SU1070548A1 - Генератор случайного Марковского процесса - Google Patents

Abstract

ГЕНЕРАТОР СЛУЧАЙНОГО МАРКОВСКОГО ПРОЦЕССА, содержащий блок управлени , выходной регистр пам ти, .датчик равномерно распределенных случайных чисел, выход которого соединен с информационным входом первого регистра адреса, выходы разр дов которого соединены с пэрвой группой адресных входов блока гам ти соответственно , отличающийс  тем, что, с целью упрощени , он содержит второй регистр адреса, а блок управлени  содержит счетчик-делитель и генератор тактовых импульсов, выход которого соединен со счетным входом счетчика-делител , выходы которрго соединены соответственно с входом Опрос датчика равномерно распределенных случайных чисел, с управл ющим входом первого регистра адреса, с управл ющим входом второго регистра адреса, с управл к«цим входом выходного регистра пам ти и с входом Сброс счетчика-делител , выходы разр дов второго регистра адреса соединены с второй группой адресных I входов блока пам ти соответственно, группа выходов которого соединена с входами соответствующих разр дов выходного регистра пам ти, выход которого  вл етс  выходом генератора и соединен с информационным входом второго регистра адреса. сд 4 сх

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано при построении моделирующих устройств, предназначенных дл  анализа и синтеза сложных систем

Известны устройства дл  моделировани  однородных конечных цепей Маркова , например генератор случайного процесса, содержащий генератор равномерно распределенных случайных чисел, выходы которого соединены с группой входов блока ассоциативной пам ти, вход которого соединен с входом блока управлени , а выходы блока пам ти подключены к выходам первой группы элементов ИЛИ, который содержит группу функциональных преобразователей , выходы которых соединены с входами второй группы элементов ИЛИ, перва  группа входов функциональных преобразователей соедине« на с выходами блока управлени , а втора  группа входов функциональных преобразователей соединена с выходами блока ассоциативной пам ти соответственно С1 .

Кроме того, известно устройство дл  моделировани  однородных конечных цепей Маркова, котора  содержит дешифратор и блок схем совпадени , первые входы которых соединены с соответствующими  чейками блока ассоциативной пам ти, вторые входы подключены через дешифратор к выходному регистру, а выходы подключены к входам соответствующих схем сборки 2.

Оба устройства  вл ютс  вариантами развити  устройства дл  моделировани  однородных конечных цепей Маркова , блок пам ти в. них выполнен в виде ассоциативного запоминающего накопител , содержгицего регистр признака опроса, блок ассоциативных признаков и индикаторные элементы, выходы которых соединены с входами каждой схемы сборки, а входы подключены к соответствующему выходу блока управлени  и к соответствующей группе выходов блока ассоциативных признаков , один из входов которого соединен с блоком ввода, а другой - с выходом генератора равномерно распределенных случайных двоичных чисел через регистр признака опроса, подключенный другими входами к соответствунадему выходу блока управлени  и выxoднo лy регистру.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  моделировани  однородных конечных цепей Маркова, содержащее блок управлени , соединенный соответствующими выходами с блоком вво да, генератором равномерно распределенных случайных двоичных чисел и с выходным регистром, подключенным входом через шифратор к выходам схем

сборки, и блок пам ти, который выполнен в виде ассоциативного запоминающего накопител , содержащего регистр признака опроса, блок ассоциативных признаков, и индикаторные элементы , выходы которых соединены с входами каждой схемы сборки, а входы подключены к соответствующему выходу блока управлени  и к соответствующей группе выходов блока ассоциа0 тивных признаков, один из входов которого соединен с блоком ввода, а другой - с выходом генератора равномерно распределенных случайных двоичных чисел через регистр призна5 ка опроса, подключенный другими входами к соответствующему выходу блока управлени  и к выходному регистру 3.

Недостатком прототипа  вл етс  то, что все известные устройства при

Q моделировании однородных конечных цепей Маркова, задаваемых разреженной стохастической матрицей состо ний , требуют оборудование дл  хранени  и обработки нулевых элементов матрицы состо ний. Все усовершенствовани , которым подвергалс  прототип , касались вариантов конструкции пам ти, не затрагива  ее природы. Наличие громоздкой матрицы переходов требует большого объема общей пам ти , в том числе и дл  хранени  нулевых элементов матрицы.

Цель изобретени  - упрощение устройства дл  моделировани  однородных конечных цепей Маркова.

Дл  достижени  поставленной цели в генератор случайного марковского процесса, содержащий блок управлени , выходной регистр пам ти, датчик равномерно распределенных случайных чисел, выход которого соединен с информационным входом первого регистра адреса, выходы разр дов которого соединены с первой группой

адресных входов блока памйти соответственно , введен второй регистр адреса , а блок управлени  содержит счетчик-делитель и генератор тактовых импульсов, выход которого соединен со счетным входом счетчика-делител , п ть выходов которого соединены соответственно с входом Опрос датчика равномерно распределенных случайных чисел, с управл ющим входом первого регистра адреса, с управл ющим входом второго регистра адреса, с управл ющим входом выходного регистра пам ти и с входом Сброс счетчика-делител , выходы разр дов второго регистра адреса соединены с второй группой адресных входов блока пам ти соответственно, группа выходов которого соединена с входами соответствукндих разр дов выходного регистра пам ти,выход которого  вл етс  выходом генератора и соединен с информационным входом второго регистра адреса. На фиг.1 приведена блок-схема ге нератора; на фиг.2 - схема блока уп равлени ; на фиг.З - диаграмма рабо ты блока управлени ; на фиг.4 - чис лова  последовательность, записываема  в i-ю строку блока пам ти. Генератор содержит блок 1 управлени , датчик 2 равномерно распреде ленных случайных чисел, узел 3 пам  ти, состо щий из блока 4 пам ти и регистров 5 и 6 пам ти, выходной регистр 7 пам ти. Блок 1 управлени  содержит генератор 8 тактовых импул сов и счетчик-делитель 9. Генератор работает следующим образом . Пусть задана проста  однородна  цепь Маркова с конечным множеством состо ний S-{5i , i40, П--1 и стохастической матрицей переходов (, где P;i веро тность переходов за один такт из состо ни  5 в состо ние i,KrO,n-i , Piij-a- Z,.-целое . Матрицу Р преобразует в матрицу 6-llfaf,jll, 1 0,п-1 , --i, , строка Bj кото рой .соответствует состо нию S и представл ет собой числовую последо вательность, состо щую из п серий, причем к-  сери  состоит из номеров К, повторенных а,- раз (фиг.2). П--1и-Так как ) р. - , то „ -2. матрица 1 содержит 2 столбцов. Матрица В построчно записываетс  (блок записи на фиг.1 не показан в блок 4 пам ти так, что строка В- за писываетс  в i-ю строку матричной пам ти 4, имеьзщей п строк по 2  ч . ек пам ти в каждой, при этом  чейка пам ти содержит Eog-2 двоичных разр дов, используемых дл  записи чисел ,1,..., п -1. Регистр 5 предназначен дл  хране ни  номера (адреса) строки пам ти, соответствующей состо нию Марковско цепи с тем же номером. Регистр б предназначен дл  хранени  случайного числа,  вл ющегос  номером (адресом I столбца матричной пам ти. Выходной регистр 7 предназна ген дл  хранени  считанного из матрично пам ти номера очередного состо ни  Марковской цепи. В начальный момент времени, до прихода первого тактирующего сигнал от блока 1 управлени , регистры 5 и 6 и выходной регистр 7 устанавливаютс  в нулевое состо ние. Генератор 6 вырабатывает на своем выходе, соединенном с первым вхо дом счетчика-делител  9, непрерывну последовательность сигналов со сква ностью 2 (фиг.31. Сигналы со скважностью 5, снимаемые с выходов 1-5 счетчика-делител  9 показаны на фиг.З. Сигнал с выхода 5 подаетс  на вход 2 счетчика-делител  9 дл  установки счетчика-делител  в исходное состо ние перед очередным циклом работы устройства, т.е. один такт работы устройства состоит из п ти тактов генератора тактирующих сигналов.Выходы 1-4 счетчика-делител  9  вл ютс  сответственно выходами 1-4 блока 1 управлени . Сигнал с выхода 1 блока 1 управлени  инициирует работу датчика 2 случайных чисел, сигнал с выхода 2 запись случайного числа в регистр б, сигнал с выхода 3 инициирует считывание из матричной пам ти 4 номеру очередного состо ни  Марковской цепи в соответствии с адресами, задаваемыми содержимым регистров 5 и б, сигнал 4 обеспечивает считывание этого номера из выходного регистра 7 на выход всего устройства и запись в регистр 5. Пусть в некоторый момент времени регистр 5 строк содержит номер { , т.е. моделируемый процесс находитс  в «состо нии Sj . При приходе из блока 1 управлени  очередного i-го (t l, 2 ,.. .) тактирующего сигнала датчик 2 случайных чисел с равномерным распределением веро тностей на отрезке о,I вырабатывает m -разр дное двоичное число , 2 и величину С записывает в гицресный регистр столбцов б в качестве номера столбца матричной пам ти. Затем из  чейки пам ти, наход щейс  в i-й строке в С -п-, столбце, считываетс  содержимое (номер К) в выходной регистр 7. Номер К записываетс  в адресный регистр 5 строк и  вл етс  номером состо ни  5). , в которое переходит моделируемый процесс в момент t , так как веро тность попаДани  случайного числа С в к-ю серию числовой последовательности В равна Р . В следующий такт (t+1) процесс переходит с веро тР ; ИЗ СОСТОЯНИЯ Si в неконостью торое состо ние Sy , определ емое номером К и случайным числом г +, и т.д. Таким образом происходит моделирование случайного Марковского процесса с конечным числом состо ний. Объем матричной пам ти, в которую записаны элементы матрицы В, составл ет Vgrl pCo n бит. Объем пам ти дл  хранени  элементов стохастической матрицы переходов Р, в том числе и элементов Р,-(:0 , составл ет Vp mn2sni . Поэтому при п 2 объем матричной пам ти Vg Vp . Наибольший эффект от применени  предлагаемого устройства достигаетс  в системах моделировани  случайных Марковских процессо.в, задаваег 1Х

разреженнЕлми стохастическими матрица ми переходов, все строки которых содержат большое количество нулей, т.е. процессов с большим числом состо ний и малым количеством переходов из одного состо ни  в другое.

По сравнению с прото1ипом предлагаемый генератор отличаетс  меньшим

количеством оборудовани  и более простой конструкцией пам ти. Использование предлагаемого устройства дл  построени , например, моделей состо ни  атмосферы, социологических и экономических моделей в услови х только одного вычислительного центра позвол ет экономить 1-1,5 ч. машинного времени в сутки.

Выхода

Выхода

Выходз

Bbixodti

Выхода

Claims (1)

1. ^! ГЕНЕРАТОР СЛУЧАЙНОГО МАРКОВСКОГО ПРОЦЕССА, содержащий блок управления, выходной регистр памяти, 'датчик равномерно распределенных случайных чисел, выход которого соединен с информационным входом первого регистра адреса, выходы разрядов которого соединены с первой группой адресных входов блока памяти соответ ственно, отличающийся тем, что, с целью упрощения, он содержит второй регистр адреса, а блок управления содержит счетчик-делитель и генератор тактовых импульсов, выход которого соединен со счетным входом счетчика-делителя, выходы которого соединены соответственно с входом Опрос датчика равномерно распределенных случайных чисел, с управляющим входом первого регистра адреса, с управляющим входом второго регистра адреса, с управляющим входом выходного регистра памяти и с входом Сброс счетчика-делителя, выходы разрядов второго регистра адреса соединены с второй группой адресных § входов блока памяти соответственно, группа выходов которого соединена с входами соответствующих разрядов выходного регистра памяти, выход которого является выходом генератора и соединен с информационным входом второго регистра адреса.