SU1608699A1

SU1608699A1 - Устройство дл обработки многотоновых изображений

Info

Publication number: SU1608699A1
Application number: SU884496575A
Authority: SU
Inventors: Евгений Васильевич Чернухо; Игорь Петрович Кудерко; Александр Савельевич Лакерник
Original assignee: Институт Технической Кибернетики Ан Бсср
Priority date: 1988-10-17
Filing date: 1988-10-17
Publication date: 1990-11-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в системах прецизионной обработки многотоновых изображений. Цель изобретени - повышение точности устройства. Дл этого в него введены четыре коммутатора 15...18 и два умножител 19, 20, что позвол ет выполн ть квадратичные преобразовани . Такие преобразовани позвол ют устранить искажени космо,-аэрофотоснимков, например скомпенсировать кривизну участка поверхности геликоида, цилиндричность рулонов фотопленки, тригонометрические искажени оптики. 2 ил.

Description

эо а

Изобретение относитс к вычислительной технике и может быть использовано в системах прецизионной обработки многотоновых изображений.

Цель изобретени - повышение точности устройства за счет выполнени

16086994

квадратичных преобразований над многотоновыми изображени ми.

Обработка ис одного . многотонового- изображени осуществл етс согласно выражению

БV - В

к

X

Kg, X;

+ К, Y

+

-

где К - коэффициенты преобразовани :

X

6

X

Y координаты элемента выходного изобр ажени ; координаты элемента исходного изображени .

При этом, если коэффициенты пре- .образовани К, К К,з К К22 К22 О, устройство выполн ет линейные преобразовани над многотоновыми изображени ми

На фиг.1 приведена блок-схема предлагаемого устройства; на фиг.2 - схема блока синхронизации.

Устройство дл обработки многото- новых изображений содержит блок 1 пам ти, блок 2 синхронизации, коммутаторы 3 и 4, умножители 5 и 6, накап ливающие сумматоры 7 и 8, схемы 9 и 10 сравнени ,регистры 11 и 12 блоки 13 и 14 буферной пам ти, ком- мутаторы 15-18, умножители 19 и 20.

Блок 2 синхронизации содержит : триггер 21, генератор 22 тактовых импульсов , счетчики 23 и 24, узел 25 посто нной пам ти и элемент И 26 .

Устройство работает следзтощим

образом.

,-,.. .

В исходном состо нии все блоки устройства наход тс в нулевом состо- ЯНИН. При этом единичный сигнал с инверсного выхода ... Триггера 21 блока 2 разрешает запись массива данных исходного изображени в блок 1 пам ти и

запись соответственно в блоки 13 и 14 буферной пам ти значений коэффициентов преобразовани , К , .

П К 15 .26 521 г2 23 По сигналу Пуск, поступающе- му из ЭВМ на вход триггера 21 блока 2, последний устанавливаетс в единичное состо ние. Сигнал с единичного . выхода триггера 21 поступает на вход элемента И 26, чем разрешает прохожение тактовых импульсов с генератоа 22 на счетчик 23, в зависимости от состо ни которого формируютс упавл ющие сигналы с узла 25 посто нной пам ти.

К, + К.,Х; +

:

Kj XjY+ к,б

к 26 7

20

25

30

35

40

45

50

55

,Э iM - 44

+ K24X;4K25Y +

По первому тактирующему импульсу, поступающему на вход счетчика 23, на выходе а узла 25 посто нной пам ти блока 2 устанавливаетс код 001 и 15 сигнал Считывание, которые поступают на блоки 13 и 14 буферной пам ти , представл ющие собой запоминаю- :ще устройства регистрового типа. В результате этого значени коэффициентов К g и поступают соответствен- но через коммутаторы 3 и 4 на входы накапливающих сумматоров 8 и 7, где по сигналу с выхода г узла 25 посто- . нной пам ти блока 2 осуществл етс вычисление сумм О и О соот-, ветственно.

При поступл.ении следующего им- , пульса на счетчик 23 по адресу 010 и управл ющему: сигналу с узла 25 ; посто нной пам ти блока 2 происходит считывание с блоков 13 и 14 буферной: пам ти значений коэффициентов К.,, и К25 Одновременно с этим на управл юг щие входы коммутаторов 3 и 4 посту- ; пает код О с выхода в узла 25 посто нной пам ти. Значени коэффициентов К и Kg поступают соответственно на входы множител умножителей 5 и 6, на входы множимого которых соответственно поступают с выхода . счетчика 24 блока 2 через коммутаторы 17 и 18 значени координат Х- и Y , которые также поступают на вход множимого умножителей 19 и 20 и через коммутаторы 15 и 16 - на входы множителей умножителей 19 и 20. По сигналу с выходов б и и узла 25 посто нной пам ти на умножител х 5, 6, 19 и 20 определ ютс соответственно произведени , , Х, у|, Значени произведений поступают на входы коммутаторов 3 и 4, далее на вход накапливающих сумматоров 8 и 7, где по сигналу с выхода г узла 25 посто нной пам ти определ ютс соответственно суммы

,-г - 26+ ,. Затем по адресу 011 и сигналу Считывание с выхода а узла 25 посК б

16086996

пам ти с блоков 13 и 14 соответственно поступают на входы множител умно жителей 5 и 6 значени коэффициентов

К

в

и К,,, После определени произведении и K2gXgYp в накапливающих суммматорах 8 и 7 определ ютс значени сумм, которые соответствуют значени м X g и У„ и поступают соответственно на входы регистров 12 и 11 и блоков 10 и 9 сравнени . В этот момент на выходе в узла 25 посто нной пам ти по вл етс код 11, а по сигналу с выхода д осуществл етс сравнение значений старшего разр да дробной части полученных значений Хц и Y,

Б нени

с const 0,5. В результате сравна выходе /схем 10 и 9 сравнени устанавливаютс нулевые сигналы, если значени старшего разр да дробной части X Q и Yg меньше 0,5, и единичные сигналы, если эти значени ч больше 0,5. Соответствующие сигналы результатов сравнени с выходов схем 10 и 9 сравнени поступают на входы коммутаторов 3 и 4. По сигналу с выхода г узла 25 посто нной пам ти в накапливающих сумматорах 8 и 7 уточн ютс значени Х и Yg

По сигналу с выхода е узла 25 посто нной пам ти блока 2 значени координат элемента выходного изображени записываютс в регистры 12 и 11, с выходов которых поступают на адресный вход блока 1 пам ти. Одновременно с этим с первого выхода блока 2 (первый выход узла 25 посто нной пам ти ) на блок 1 пам ти поступает сигнал Чтение. В результате этого в пам ть растрового диспле (не показан ) по адресу Хд, Y записываетс содержимое чейки блока 1 пам ти с координатами Х, Yg и на экране отображаетс информаци , содержаща с в чейке блока 1 пам ти с координатами Xg, Yg.

При поступлении очередного тактирующего импульса на вход счетчика 23 блока 2 последний обнул етс , в- . результате чего сигналом с выхода ж узла 25 посто нной пам ти накапливающие сумматоры 7 и 8 устанавливаютс в О. Сигнал с выхода переноса счетчика 23 поступает на вход счетчика 24, на выходе которого устанавливаетс значение координат следующего эле-- мента исходного изображени . Обработка координат этого и последующего элементов исходного изображени осуществл етс аналогично описанному.

После обработки значений координат последнего элемента исходного изображени сигнал с выхода переноса счет- чика 23 поступает на вход счетчика 24, при этом счетчик 24 обнул етс , а сигнал с его выхода переноса поступает на R-вход триггера 21. В .результате этого триггер 21 устанавливаетс в нулевое состо ние, при этом запре- щаетс прохождение тактовых импульсов с генератора 22 через элемент И 26 на счетчик 23.

Таким образом, устройство переходит в исходное состо ние и готово дл обработки следующего массива данных исходного изображени .

Предлагаемое устройство позвол ет выполн ть квадратичные преобразовани над многотоновыми изображени ми. Такие преобразовани позвол ют устранить искажени космо-, аэрофотоснимков , например скомпенсировать кривизну участка поверхности геликоида, ци- линдричность рулонов фотопленки, три гонометрические искажени оптики.

Claims

Формула изобретени

Устройство дл обработки много

тоновых изображений, содержащее блок пам ти, информационный вход которого вл етс первым информационным входом :устройства, блок синхронизации, два коммутатора, два умножител , два накапливающих сумматора, две схемы срав нени , два регистра, два блока буферной пам ти, информационный выход первого блока буферной пам ти соеди- нен с первым информационным входом первого коммутатора и входом множите- л первого умножител , вь1ход которого соединен с вторым информационным входом первого коммутатора и первым информационным входом второго коммутатора , выход которого соединен с ин- формационным входом первого накапливающего сумматора, выход которого соединен с информационным входом первого регистра и первым информационным входом первой схемы сравнени , выход которой соединен с вторым информацион ньм входом второго коммутатора, выход второго блока буферной пам ти,соединен с третьим информационным входом второго коммутатора и входом множите- л второго умножител , выход которого соединен с четвертым информационным входом второго коммутатора и третьим информационным входом первого ком

г

5

0

0

мутатора, выход которого соединен с информационным входом второго накапливающего сумматора, выход которого соединен с информационным входом вто-, рого регистра и первым информацион- ным входом второй схемы сравнени , выход которой соединен с четвертым входом первого коммутатора, выходы первого и второго регистров соединены с адресным входом блока пам ти, первьй выход блока синхронизации i подключен к входай установки в О накапливающих сумматоров, второй вы ход блока синхронизации соединен с входом записи-чтени блока пам ти, третий выход блока синхронизации соединен с входами записи-чтени первого и второго блоков буферной пам ти , четвертый выход блока синхронизации соединен с синхровходами первого и второго умножителей, п тьш выход блока синхронизации соединен с управ- л ющими входами первого и второго коммутаторов, шестой выход блока синхронизации подключен к синхровходам накапливающих сумматоров, седьмой ; выход блока синхронизации соединен с синхровходами первой и второй схем сравнени , восьмой выход блока синхронизации соединен с входами записи первого и второго регистров, входы величины точности преобразований устройства подключены соответственно к вторым информационным входам первой и второй схем сравнени , первый вход блока синхронизации вл етс входом пуска устройства, информационные входы первого и второго блоков буферной пам ти вл ютс вторым информационным входом устройства, о т- личающее с тем, что, с целью повышени точности устройства оно содержит третий, четвертый, п - тый и шестой коммутаторы, третий и четвертый умножители, причем выходы третьего и четвертого коммутаторов соединены соответственно с входами множимого третьего и четвертого умножителей , вькоды которых соответственно соединены с первыми информационными входами п того и шестого коммутаторов, выходы которых соединены соответствен- - но с входами множимого первого и второго умножителей, соответствующие разр ды дев того выхода блока синхронизации соединены соответственно с вторыми информационными входами третьего и п того, четвертого и шестого коммутаторов и входами множител третье-

го и четвертого умножителей, дес тый вых;од блока синхронизации соединен с У1:равл ю1цими входами третьего и четвертого коммутаторов, одиннадцатый ВЫХС1Д блока синхронизации соединен с

Фиг. 2

синхровходами треть.его и четвертого умножителей, а двенадцатый выход бло- ка синхронизации соединен с управл - ) ющими входами п того и шестого коммутаторов .

5л.;

зик