SE504985C2 - ATM-växelkärna - Google Patents

Description

15 20 25 35 504 985 2 tet. Ingångsporten eller ingångsportarna till nätet är utformade, så att vid ankomsten av en cell till ingångsporten en väg bestäms för cellen genom väljamätet till en utgång och därur ett styrord, med vars hjälp vågen anges på lämpligt sätt, dvs vägen kodas med ett styrord, som direkt kan ange vägen. Ytterligare ledningar finns mellan ingångsportar och utgångsportar och inbördes mellan de primära växelenheterna för överföring av styrordet parallellt med cellen genom väljarnätet.

För omhändertagande av styrordet finns till varje ingång till en primär växelenhet en selektor, som är kopplad att motta ett med en cell parallellt inkommande styrord. Selektom är anordnad att ur ett mottaget styrord hämta information om till vilken utgång från växelenheten den eell skall överföras, som inkommer parallellt med styrordet. För att uppnå ett snabbt val av väg i växelenheten är med fördel selektom i alla primära växelenheter anordnad att hämta informa- tionen från samma plats i styrordet, dvs exempelvis den första biten, den andra biten, etc.

En växelenhet för överföring av dataceller i ett väljarnät enligt ovan innefattar allmänt flera ingångar och flera utgångar. Varje ingång innefattar en ledning för mottagning av en cell och en parallell ledning för mottagning av ett styrord. På samma sätt innefattar varje utgång en ledning för utsändning av en cell och en med denna ledning parallell ledning för utsändning av ett styrord. Vidare är varje ledning för mottagande av ett styrord är ansluten till en selek- tor för styrning av cellens väg genom bl a växelenheten. En sådan selektor hämtar information i ett mottaget styrord och sänder med ledning därav en signal till endast ett av flera mellanlag- ringsminnen, som via lämpliga ledningar är kopplade till selektom, för att ange för denna vilket av dessa minnen som skall motta den till styrordet hörande datacellen, dvs den cell som sänds, i detta fall inkommer eller inkom, samtidigt med det betraktade styrordet. Såsom ovan kan selektom vara anordnad att hämta informationen ur en bestämd position eller bestämda positioner i ett mottaget styrord, särskilt så att informationen i denna position eller dessa positioner direkt anger, utan någon avkodning, den utgång från vilken cellen skall utsändas från växelenheten. Om växelenheten har exempelvis fyra utgångar, kan vid en möjlig utform- ning fyra bitar i styrordet hämtas från alltid samma positioner däri, dvs med samma ordnings- nummer i styrordet. Endast en av dessa bitar är då satt, dvs är skild från noll, för att ange den utgång, på vilken cellen skall utsändas.

Enligt en annan aspekt måste växelenheten för överföring av dataceller innefatta minst två in- gångar och minst två utgångar. Till varje ingång hör individuella mellanlagringsminnen, så att ett mellanlagringsminne finns för varje utgång. Mellanlagringsminnena är på fördelaktigt sätt uppbyggda som skiftregister och i det föredragna fallet innefattar varje mellanlagringsminne flera parallellt arbetande skiftregister. Varje mellanlagringsminne hör då till endast en bestämd ingång och till endast en bestämd utgång. Styrorgan är anordnade, så attien cell som anländer till en ingång kan lagras i ett av de till ingången hörande mellanlagringsminnena och sä att en cell lagrad i ett mellanlagringsminne kan utsändas från den utgång, som hör till mellanlag- 10 15 20 25 35 504 985 3 ringsminnet. Styrorganen innehåller för att kunna utföra detta väljarenheter, med fördel så att en individuell, oberoende arbetande väljarenhet finns anordnad för varje utgång. En sådan väl- jarenhet är då anordnad att enligt någon lämplig metod välja ett av de mellanlagringsminnen, vilka hör till denna utgång, för att en cell från det valda mellanlagringsminnet skall utsändas från utgången, i det fall att en eller flera celler finns lagrade i dessa mellanlagringsminnen.

Ingångsstyrenheter ingår också med fördel i styrorganen, så att en individuell, oberoende ar- betande ingångsstyrenhet finns anordnad för varje ingång. En ingångsstyrenhet, selektom, är då anordnad att styra en till ingången inkommande cell till endast ett av de mellanlagringsmin- nen, vilka hör till denna ingång.

FIGURBESKRIVNING Uppñnningen skall nu beskrivas närmare i anslutning till ej begränsande utfóringsexempel i samband med de bifogade ritningarna, i vilka: - Fig. l schematiskt visar ett växelnät utfört genom sammankoppling av ett antal primära växelenheter eller växelkâmor, - Fig. 2 visar formatet hos ett styrord åstadkommet vid ankomsten av en ATM-cell till en in- gång till växelnätet, - Fig. 3 visar uppbyggnaden av en växelkärna, - Fig. 4 visar en av fyra buffrar med tillhörande styrlogik, som finns i en våxelkärna, - Fig. 5 visar uppbyggnaden av den styrlogik, som tillhör varje bufferti en växelkäma, - Fig. 6 visar uppbyggnaden av en timer ingående i styrlogiken, - Fig. 7 visar i form av tillståndsmaskiner de programrutiner, som utförs av styrlogiken för inläsning och sändning från bufferten, - Fig. 8 visar uppbyggnaden av en räkneenhet för fyllnadsgrad i en buffert och - Fig. 9 visar ett överskådligt blockschema för att i ett sammanhang åskådliggöra inläsning och sändning av en cell, där detaljema angående styrordet inte finns medtagna.

BESKRIVNING AV FÖREDRAGEN UTFÖRINGSFORM I fig. l visas schematiskt en väljare l för primära datapaket eller celler, som inkommer till in- gångsportar 3 och lämnar väljaren 1 vid utgångsportar 5. Väljaren 1 innefattar ett nåt av pri- mära växelkärnor 7, vilka var och en också utför en överföring av celler från sina ingångar till sina utgångar. Växelkärnorna 7 är här visade med en minimal konfiguration i form av 2x2-element, dvs med två ingångar och två utgångar, och de ligger i ett nät med ett djup av fyra växelkårnor 7, så att alltså varje cell måste passera genom fyra växelkärnor 7 på sin väg från en ingångsport 3 till en utgångsport 5 hos väljaren 1.

Vid ankomsten av en cell till en ingångsport 3 bestäms av logiska kretsar i ingångsporten cel- lens avsedda väg genom väljaren 1 'och alltså vilka primära växelenheter”"7, som den skall pas- sera igenom. Härvid bildas av ingångsportens 3 kretsar ett styrord i form av en följd av ord- ningsnummer för utgångar från varje växelkärna, som cellen skall passera. Vid fallet med 10 15 20 25 35 504 985 4 2x2-element behövs bara en binår enhet för varje nivå eller kolumn i väljaren 1 och styrordet får då utseendet enligt fig. 2, dvs det består av en följd av fyra bitar. I det visade exemplet kan sålunda styrordet, med en bit satt i första positionen, ange, om cellen först inkommer till växelkäma nr l i den första nivån, att cellen skall sändas ut på den andra utgången från denna växelkäma. Cellen skall därefter överföras till en växelkäma i den andra nivån eller kolumnen och från denna utsändas på dess första utgång, därefter till en växelkärna i den tredje kolum- nen och därifrån utsändas på dennas första utgång och till slut på den andra utgången från en växelkärna i den fjärde kolumnen.

Uppbyggnaden av en primär växelkåma 7 av ovan angivet slag visas schematiskt i fig. 3.

Våxelkäman 7 innefattar fyra blockenheter 9 betecknade BLOCK:l, BLOCK:2, BLOCK:3 och BLOCK:4 och två sändande enheter ll. Var och en av de två ingångarna 13 till växelkär- nan 7 innefattar anslutningar för flera ledningar, nämligen en styrledning 15 för seriell överfö- ring av styrord, också betecknad Styrzl resp. Styr:2, en ledning 17 för seriell överföring av själva cellen betecknad Cellzl resp. Cell:2 och en ledning 19 för synkroniseringssignaler be- tecknade synk för markering av början av varje, på ledningen l7 seriellt Överförd cell och början av det därmed parallellt överförda styrordet. Var och en av de två utgångama 21 från växelkärnan 7 innefattar anslutningar för en ledning 23 för seriell utsändning av styrord be- tecknad Styrza resp. Styrzb, en ledning 25 avsedd för seriell utsändning av själva cellen och betecknad Cellza resp. Cellzb och en ledning 26 för utsändning av synkroniseringssignal "synkut" för angivande av början på cell och styrord till nästa hopkopplade växelkärna. Varje block 9 innefattar buffertminnen i den händelse att fördröjning och köbildningar inträffar i våljaren l eller intemt i växelkärnan 7. Ett styrord på en av de inkommande styrledningarna 15 inkommer till en selektor 27, vilken tolkar styrordet och styr valet av blockenhet för mel- lanlagring av en inkommande cell. Selektom 27 avger på sin utgång signaler under den tid, som cellen inläses, och innehåller för detta en lämplig tidkrets, ej visad. Till varje vâxelkäma 7 distribueras vidare på en ledning 18 en bitklocka clk med hög frekvens, som anger tidsläget hos de enskilda bitarna i varje cell, vilken överförs mellan växelkärnoma.

Den inkommande ledningen 17 för överföring av cellen till växelkäman 7 är förbunden med en ingångsenhet 29 betecknad "fördröj och idle". Denna enhet kan innefatta ett lämpligt skift- register, se mer nedan, och åstadkommer en fördröjning av vald lämplig längd, så att från den tidpunkt, när cellen har mottagits, en tillräcklig tidslängd finns tillgänglig för att lärnpligt min- nesutrymme skall hinna allokeras i en blockenhet 9 och så att detta minnesutrymme har hunnit förberedas för lagring av cellen. I denna kretsenhet kan också igenkänning utföras av celler med tomgångsmönster, "idle cells" eller "idle cell patterns", vilka förkastas och inte sänds vi- dare till någon blockenhet 9. Från ingångsenheten 29 överförs cellen till en parallelliserings- lcrets 31, som omhändertar cellen och skickar den vidare i delvis parallell form för inläsning i en av de två för varje ingång 13 anordnade blockenhetema 9, t ex så att varje byte eller oktett i cellen överförs parallellt till en blockenhet. Från parallelliseringskretsen 31 går således en 10 20 25 30 35 504 985 5 mångfald ledningar, i exemplet minst åtta stycken ledningar, till var och en av de två blocken- heter 9 i växelkäman 7, till vilka en inkommande cell kan överföras. Även styrordet behandlas på samma sätt och för detta ñnns i selektom 27 ett register liknande ingångsregistret 29 för cellen och en parallelliseringskrets liknande kretsen 31. Från en posi- tion i selektoms 27 register, som motsvarar den aktuella växelkäman, utmatas en styrsignal som logisk "etta" eller "nolla" till blockenheterna 9 med invertering av signalen till den ena blockenheten. Styrordet kan vid ankomsten till en betraktad växelkärna 7 exempelvis alltid i sin första position innehålla styrbiten för denna växelkärna 7. Sökvägsordet eller styrordet måste då roteras eller skiftas cykliskt med ett steg av en bit vid varje passage genom en växel- kärna 7.

När en cell skall sändas vidare från växelkärnan 7 och cellen är lagrad i en blockenhet 9 i denna, ombesörjs detta av en blockväljare 33, som för varje ingångsport är kopplad till endast en av de två blockenheter 9, till vilka celler inkommande till denna ingångsport kan överföras och mellanlagras. Blockväljaren 33 utför detta med hjälp av signaler på en dubbelriktad kom- munikationsledning mellan varje sådan blockenhet 9 och blockväljaren. På denna ledning, där signaler betecknade vald och nycell utväxlas, meddelar sålunda blockenheten 9 blockvâljaren 33, att den har någon cell, som skall sändas. Blockvåljaren 33 avgör vilken blockenhet 9, från vilken en cell skall sändas från växelkärnan 7, enligt någon lämplig algoritm. Denna kan exempelvis väljas så att en cell sänds omväxlande från de båda blockenhetema 9, så länge de båda innehåller lagrade celler. När endast en blockenhet 9 har lagrade celler, väljs givetvis denna blockenhet. Sedan sänder blockväljaren 33 en signal, den ovan nämnda signalen "vald", till vald blockenhet 9 med innebörd att denna blockenhet är vald och att nästa cell därifrån skall utmatas. En signal om att en cell nu skall utmatas från växelkärnan sänds härvid också till blockväljarens 33 tillhörande sändarenhet ll. Sändarenheten ll tar vid mottagande av denna signal emot en cell från motsvarande blockenhet 9 i delvis parallell form, exempelvis bytevis såsom ovan, omvandlar den till fullständig seriell form och sänder den vidare tillsam- mans med det på samma sätt behandlade styrordet. När inga celler ñnns att vidarebefordra från en utgång, utsänder sändarenheten ll ett idle-cellmönster enligt ovan.

Beståndsdelarna i en blockenhet 9 framgår av fig. 4. Cellen inkommer på de parallella led- ningarna 35 i form av flera ord, t ex ett antal bytes, till en demultiplexor 37. Ett styrord inkommer samtidigt från selektom 27 likaledes på parallella ledningar 39 till en andra demul- tiplexor 41. Styrbiten, även benämnd cs, från selektom 27 för val av blockenhet 9 inkommer till en ingång hos en styrenhet 43 och aktiverar denna. Styrbiten väljer huruvida just denna blockenhet 9 skall ta emot den cell, vilken nu inkommer på de parallella ledningarna 35 från parallelliseringskretsen 31. Styrenheten 43 är förbunden med demultiplexbrema 37 och 41 och styr val av lämplig utgång från dessa med hjälp av signaler gstop. Från styrenheten 43 går också aktiveringsledningar styr0-K till vart och ett av flera register 45, vilka också vart och 10 15 20 25 35 504 985 6 ett kan ta emot signaler från den första multiplexorn 37. Motsvarande register eller buffertfált 47 finns fór styrordet och de står alltså i förbindelse med den andra demultiplexorn 41. De kan liksom registren 45 aktiveras av styrledningar från styrenheten 43 med samma signaler som dessa. Registren 45 för lagring av cellema och registren 47 för sökorden står vidare i förbindelse med utgängsmultiplexorer 49 resp. Sl. Dessa styrs också av signaler beteclmade hstop pä ledningar från styrenheten 43 och deras utgångar är kopplade till motsvarande sän- darenhet ll.

Registren 45 och 47 är uppbyggda som ett antal parallella skiftregister, vilka klockas med läg- re frekvens (1,25 GHz) än själva den seriellt inkommande cellen (10 GHz). Detta ger lägre strömförbrukning och enklare konstruktion av registren jämfört med fallet att de bestod av en- dast ett skiftregister.

Styrenheten 43 innehåller två oberoende tillståndsmaskiner, en för styrning av inläsning av celler och motsvarande styrord till registren 45 och 47 och en för styrning av utsändande av celler och motsvarande styrord från blockenheten 9 till motsvarande sändarenhet ll. Till en blockenhet 9 inkommer också synkroniseringssignalen synk och från blockenheten avges mot- svarande utgängssynkroniseringssignal synkut för en från växelkäman utsänd cell, där den för- ra leds till och den senare alstras av styrenheten 43.

Inlåsningsrutinen innefattar i korthet följande steg. Om styrbitsignalen cs från selektom 27 är aktiv, startas inläsningen av en cell. Från ledningarna 35 från parallelliseringskretsen 31 över- förs då cellen stegvis i flera mindre parallella delar till ingångsdemultiplexom 37 och på mot- svarande sätt från selektorn 27 överförs styrordet till den andra demultiplexom 41. Från styr- enheten 43 sänds en lämplig signal (gstop) till de båda demultiplexorema 37 och 41, så att en utgång därifrån öppnas, varigenom data liggande på ingångarna till demultiplexorema kan skri- vas in i ett av registren 45 för celler och in i ett register 47 med motsvarande ordningsnum- mer för styrorden, varvid detta sker bytevis med hjälp av lämpliga klocksignaler.

Förfarandet vid utsändning av en cell från blockenheten 9 tillgår så, att om en signal med in- nebörden "vald" från motsvarande blockväljare 33 mottas, startas utsändandet av en cell. Det nästa i tur stående registret 45 resp 47 väljs, så att de data, vilka lagrats längst däri, får das ut. En aktiveringssignal för dessa register läggs ut, samtidigt med att de båda utgångsmul- tiplexorerna 49 och 51 öppnar sina ingångar, som är kopplade till dessa register, på komman- do av signalen hstop. Härigenom läses cellen och dess tillhörande styrord ut, i delvis parallell form såsom ovan, från sina register, där de har varit mellanlagrade, till motsvarande sändar- enhet ll med hjälp av lämpliga styr- och klocksignaler.

Uppbyggnaden av en styrenhet 43 för en blockenhet 9 framgår av fig. 5. Denna innehåller två tillståndsmaslciner 53, 55 betecknade "STATEMASHl" resp. "STATEMASH2" utförda av 20 25 35 504 985 7 lämpliga digitala kretsar. Vidare ñnns ett räknarblock 57 "GREKNA", ett nivåblock 59 "AVKFl" och en synkroniseringsutgångsenhet 61 "AVKSTYR".

Räknarblocket 57 mottar som ingångssignal den till växelkäman 7 inkommande synkronise- ringssignalen synk från ledningen 19. Utgångssignaler är "cntrl2" och "cntrl4", som avges till tillståndsmaskinema 53 resp. 55. Vidare alstras i räknarblocket 57 den från blockenheten 9 och hela växelkärnan utgående synkroniseringssignalen synkut, som anger början på en från växelkärnan 7 utsänd cell. I räknarblocket 57 ingår en räknare 63 benämnd "REKNA", som i huvudsak ökas ett steg vid periodiskt återkommande tidsintervall givna av någon för växelkär- nan eller blockenheten intern klocka och sätts till sitt utgångsvärde varje gång som ingångs- synkroniseringssignalen synk blir aktiv, exempelvis när en positiv flank påträffas i denna.

Konstruktionen av råknarblocket 57 framgår av ñg. 6. Räknaren REKNA 63 mottar på sin klockíngång en klocksignal med hög frekvens av samma storleksordning som frekvensen för oktetterna i själva signalen, dvs exempelvis en klocksignal av 1,25 GHz, se nedan. Signalen i varje position i räknaren 63 leds till ett kombinatoriskt nät eller avkodare 67, vilken har tre utgångar och avger signal på den första, andra resp. tredje utgången, när räknarens värde är lika med lämpligt valda tal för speciella funktioner, exempelvis värdena 49, 51 och 53. Dessa utgångar ger då de ovan beskrivna signalerna cntrl4, cntrl2 resp. synkut, Vidare mottar räkna- ren 63 på sin nollställningsingång betecknad "reset" synkroniseringssignalen "synk", som sig- nalerar början på en cell.

De båda tillståndsmaskinerna 53, 55 STATEMASl-Il och STATEMASH2 är i princip likadana och deras funktion återges av tillståndsdiagrammet i ñg. 7, där det som endast berör den förs- ta tillståndsmaskinen 53 föregås av l: och det som endast berör den andra tillståndsmasldnen föregås av 2:.

Funktionen hos den första tillståndsmaskinen 53 för hantering av inläsning av en cell och dess styrord i register 45 resp. 47 skall först beskrivas. Tillståndsmaskinen 53 befinner sig, när inget särskilt skall utföras eller händer, i ett vilotillstånd eller passivt tillstånd 701. När på ledningen från selektom 27 signal erhålles om att cell har ankommit till växelkäman 7 för att mellanlagras i den betraktade blockenheten 9, övergår tillståndsmaskinen 53 till ett tillstånd 703. I detta tillstånd utförs en här inte närmare beskriven rutin, där enligt någon algoritm väljs en ledig plats i registren 45 och 47. På något sätt finns det angivet för denna algoritm vilka register som är lediga och vilka som är upptagna. En möjlig lösning är att i en tabell 54 markera, att den valda platsen blir upptagen. När detta val är utfört, får utsignaler gstyr, pregstop och gcheck från denna tillståndsmaskin anta aktiv nivå under lämplig tidslängd, så länge cellen inläses. Om inte någon ledigt mellanregister finns tillgängligt, förloras dock en cell i detta utförande. Signalema gstyr och pregstop leds till utgångssynkroniseringsblocket 61. Signalen gstyr anger den plats i registren 45 och 47, där den inkommande cellen resp. det 10 15 25 35 504 985 8 inkommande styrordet skall lagras. Signalen pregstop anger för ingångsdemultiplexorerna 37 och 41 den utgång, på vilken den inkommande cellen resp. dess styrord skall utmatas. Signa- len gcheck leds till nivåblocket 59 och anger blott att nu lagras en ytterligare cell med tillhö- rande styrord.

Sedan hela denna rutin har fullbordats, övergår tillståndsmaskinen 53 till ett tillstånd 705, där inget särskilt görs av tillståndsmaskinen under resten av tiden för cellinläsningen. I-lärunder överförs cellen resp styrordet från ingångens parallelliseringsenhet 31 och selektom 27 med hjälp av lämpliga klocksignaler och skíftning i skiftregister till sina lagringsplatser i registren 45 resp. 47. Övergång från detta tillstånd 705 fås, när signalen cntrl2 från räknarblocket 57 övergår till aktiv nivå, och då antar maskinen tillståndet 707. Härvid skall lagringen av cellen och styrordet vara klar, vilket tillses genom att signalen cntrl2 antar aktiv nivå vid lämplig tidpunkt efter påbörjande av inläsning.

I tillståndet 707 avkänns styrbiten i det inkommande styrordet genom ledningen från selektom 27. Om denna har aktiv nivå, övergår maskinen till tillståndet 703 medan i annat fall vilotill- ståndet 701 antas.

För tillståndsmaskinen 55 för utmatning från mellanlagringsregistren 45 och 47 gäller såsom nämnts ovan i princip samma tillståndsdiagram, med undantag av att ingångssignaler och ut- gångssignaler år olika och kommer från och leds till olika ställen. Även algoritmen för att väl- ja cell att mata ut blir något annorlunda. Sålunda övergår denna andra tillståndsmaskin från det passiva tillståndet 701 när signalen "vald" erhålles från blockväljaren 33. I tillståndet 703, som då intas, väljs med lämplig metod den cell med tillhörande styrord, som skall utmatas.

Signaler hstyr, prehstop, hcheck får anta aktiv nivå, när detta val är gjort. För fallet» med en tabell 54 borttas ur denna den markeringen, som anger att denna plats är upptagen. Signalen hstyr anger den plats i registren 45 och 47, från vilken utmatning skall göras, och signalen prehstop anger den ingång till multiplexorema 49, 51, på vilken data skall sändas vidare till dessa, och dessa båda signaler går till utgångssynkroniseringsenheten 61. Signalen hcheck leds till nivåblocket 59 och anger blott att en plats har blivit ledig i registren 45 och 47. Sedan dessa signaler har utmatats, intar maskinen tillståndet 705 och väntar i detta, till signalen cntrl4 från räknarblocket 57 blir aktiv. Under denna tidsperiod sker utmatningen från registren 45 och 47 med hjälp av lämpliga signaler och klockor. Därvid övergår maskinen 55 till till- ståndet 707, från vilket det övergår till vilotillståndet 701, om signalen "vald" från klockvälja- ren 33 är inaktiv medan i annat fall tillståndet 703 antas.

Utgångssynkroniseringsenheten 61 mottar som ingångssignaler signalerna gstyr, pregstop från tillståndsmaskinen 53 för inmatningen och signalerna hstyr, prehstop från tillståndsmaskinen 55 för utmatningen från mellanlagringsregistren 45, 47. Signalen gstyr inkommer på ett antal separata ledningar från tillståndsmaskinen 53, där antalet motsvarar antalet platser i registren 10 15 20 25 35 504 985 9 45 och 47 för lagring av en cell med tillhörande styrord och signalen gstyr innebär då, att på endast en av dessa ledningar ñnns en aktiv signalnivå. Samma förhållande gäller för signalen hstyr, så att aktiv signalnivå hos denna alltid ñnns på högst en individuell ledning. Signalema gstyr och hstyr kombineras till en utgångssignal styrO-K med hjälp av ELLER-grindar, ej vi- sade. Utgångssignalen styrO-K avges på motsvarande sätt på ett antal separata ledningar, var och en motsvarande en plats i registren 45 och 47, och innefattar en aktiv signalnivå på en el- ler högst två av de parallella enskilda utgångsledningarna, vilka då var och en leder till en av platserna i registren 45 resp. 47. För övrigt avges signalerna inkommande till synkronise- ringsenheten 61 i princip oförändrade från enheten 61 som signaler styrO-K, gstop och hstop, där de senare motsvarar de inkommande signalerna pregstop och prehstop, men med lämplig tidsfördröjning så att styrningen av demultiplexorerna, multiplexorema och registren blir korrekt.

Nivåblockets 59 uppbyggnad och funktion framgår av ñg. 8. Till detta block leds signalen gcheck från den första tillståndsmaskinen 53 och signalen hcheck från den andra till- ståndsmaskinen 55. På sina utgångar levererar blocket 59 signalen "cellos", som innebär att al- la platser i mellanlagringsregistren 45, 47 är upptagna och att inte någon ny cell kan lagras, och en signal "fl", som anger för den tillhörande blockväljaren 33, att minst en cell med till- hörande styrord ñnns lagrad i denna blockenhet 9. Blocket 59 innefattar härför en räknare 69, som stegas upp vid mottagande av signalen gcheck och stegas ned vid mottagande av signalen hcheck. Räknaren 69 avger med hjälp av lämplig grindkoppling, ej visad, signal för att block- enhet är full, "ce1los", när dess lagrade värde överensstämmer med totala antalet platser i mellanlagringsregistren 45 och 47, vilket i det visade fallet är lika med fem platser. Vidare avges en signal, när räknarens 65 värde är större eller lika med 1, eller ekvivalent därmed skilt från noll, och detta är signalen "fl".

I anslutning till ñg. 9, där själva flödet av en datacell genom en växelkäma överskådligt vi- sas, skall nu överföringen av celler till mellanlagringsminnena och utmatningen därifrån när- mare beskrivas. Sålunda inkommer en cell med en bitfrekvens av 10 Gbit/s och parallellt med denna finns en klocksignal av 5 GHz, som anger platserna i tiden för de enskilda bitarna i cel- len. Ur klocksignalen bildas en långsammare klocksignal av frekvens 1,25 GHz i en frekvens- dividerare, som finns i parallelliseringsenheten 31. Cellen inkommer till ett sldftregisteri pa- rallelliseringsenheten 31 och klockas härvid av de båda flankema, dvs både positiv och nega- tiv flank, hos klocksignalen av 5 GHz. När cellens första bit har kommit till slutet av detta skiftregister, kopplas de första åtta bitama parallellt till demultiplexorns 37 ingång. Signalen gstop från styrenheten 43 har redan blivit aktiv för att välja den utgång från multiplexorn 37, som skall vara öppen. Den långsammare klocksignalen av frekvens 1,25 GHz, som är av typ symmetrisk klocksignal (50% “duty cycle"), används för att klocka in en byte åt gången i de åtta parallella skiftregister, av vilka varje register 45 är uppbyggt. För att åstadkomma detta leds den långsammare klocksignalen till en OCH-grind 73, till vars andra ingång en av led- 10 15 504 985 10 ningarna med styrsignalen styr0-K från styrenheten 43 är kopplad. Styrsignalen styrO-K har en bit motsvarande det valda mellanlagringsregistret 45 aktiv på denna ledning till OCH-grinden 73. Härigenom kommer cellen att inskrivas i det valda registret 45. När cellens bitar 1 - 8 har inlästs i registret 45, inläses bit 9 - 16 under nästa klockcykel av den långsammare klocksignalen. Detta upprepas tills hela cellen är mottagen i det valda mellanregistret 45.

Efter denna upphör aktiveringssignalema styrO-K och gstop att vara aktiva för det valda re- gistret och för demultiplexom 37. Cellen är nu lagrad i de åtta parallella skiftregistren och på- verkas inte mer förrän den skall sändas.

Vid utmatning av en mellanlagrad cell åstadkoms på samma sätt som ovan en aktiveringspuls i signalen styrO-K, dvs på en av de motsvarande ledningarna finns en puls för aktivt tillstånd, och en aktiveringspuls hstop från styrenheten 43, som signalerar till multiplexom 49 att öppna vald ingång. Vid utmatning ldockas skiftregistren ingående i det valda mellanlagringsregistret 45 på samma sätt som vid inläsning. Från multiplexom 49 skickas sedan cellen uppdelad i byte till sändarenheten ll. Denna innehåller ett lämpligt utformat skiftregister som klockas med både positiv och negativ flank hos klocksignalen av 5 GHz, så att cellen utsänds seriellt.

Claims (11)

10 15 20 25 35 504 985 11 PATENTKRAV

1. Väljamät för överföring av dataceller, innefattande - minst en ingängsport (3), på vilka celler ankommer till väljarnätet, - ett flertal utgångsportar (5), på vilka celler utsänds från väljamätet, - primära växelenheter (7) med ingångar (13) och utgångar (21), så hopkopplade med varand- ra med hjälp av lämpliga ledningar och så anslutna via lämpliga ledningar till ingångsportar (3) och utgångsportar (5), att en cell, som ankommer till en ingångsport till nätet, kan utsän- das från en valbar utgång från nätet, kännetecknat av - att ingångsporten (3) är utformad, så att vid ankomsten av en cell till ingångsporten, en väg bestäms för cellen genom väljamätet till en utgång (5) och därur ett styrord, med vars hjälp vågen kodas, - ytterligare ledningar mellan ingångsportar (3) och utgångsportar (5) och inbördes mellan de primära växelenhetema (7) för överföring av styrordet parallellt med cellen genom väljamätet.

2. Väljamät enligt krav 1, k ä n n e t e c k n a t av att till en ingång (13) till en primär väx- elenhet (7) ñnns en selektor (27) anordnad, som är kopplad att motta ett styrord och att ur detta hämta information om till vilken utgång (21) från växelenheten den cell skall överföras, som inkommer parallellt med styrordet.

3. Väljamät enligt krav 2, k ä n n e t e c k n a t av att selektorn (27) i alla primära växelen- heter (7) är anordnad att hämta informationen från samma plats i styrordet.

4. Växelenhet (7) för överföring av dataceller, innefattande ingångar (13) och utgångar (21), kännetecknad av - att varje ingång (13) innefattar en ledning (17) för mottagning av en cell och en ledning (15) för mottagning av ett styrord, - att varje utgång (21) innefattar en ledning (25) för utsändning av en cell och en ledning (23) för utsändning av ett styrord, - att ledningen (15) till en ingång (13) för styrordet är ansluten till en selektor (27), - att selektom (27) är anordnad att hämta information i ett mottaget styrord för att med led- ning därav sända en signal till endast ett av flera mellanlagringsminnnen (47) kopplade till se- lektorn (27) för mottagning av den till styrordet hörande datacellen.

5. Växelenhet (7) enligt krav 4, k ä n n e t e c k n a d av att selektom (27) är anordnad att hämta informationen ur bestämda positioner i ett mottaget styrord.

6. Växelenhet (7) enligt ett av lnav 4 - 5, k ä n n e t e c k n a d av att till varje mellanlag- ringsminne (45) för celler hör ett mellanlagringsminne (47) för styrord anordnat för mellan- lagring av styrord, som översänds parallellt med datacellerna och innefattar information om 10 15 20 25 504 985 12 dessas våg genom växelenheten (7), dvs från vilken utgång (21) de skall utsändas från växel- enheten.

7. Växelenhet enligt ett av krav 4 - 6, k ä n n e t e c k n a d av att ett mellanlagringsminne för dataceller innefattar - minst två parallellt arbetande skiftregister (45) och - en styrenhet (43) för överföring av en datacell, som skall lagras i mellanlagringsminnet, till ett ledigt eller tomt skiftregister.

8. Växelenhet enligt krav 7, k å n n e t e c k n a d av - att ett mellanlagringsminne för styrord innefattar parallellt arbetande skiftregister (47), vilka skiftregister vart och ett hör till ett motsvarande skiftregister (45) i ett mellanlagringsminne för dataceller, och - att styrenheten (43) för överföring av dataceller till mellanlagringsminnet för celler hörande till ett mellanlagringsminne för styrord år anordnad att samtidigt med överföring av en data- cell till ett ledigt eller tomt skiftregister (45) i mellanlagringsminnet för celler överföra ett till cellen hörande styrord till ett motsvarande skiftregister (47) ingående i mellanlagringsminnet för styrord.

9. Våxelenhet (7) för överföring av dataceller, innefattande minst två ingångar (13) och minst två utgångar (21) innefattande - mellanlagringsminnen (45) för varje ingång och för mellanlagring av dataceller, - styrorgan anordnade, så att en cell inkommande till en ingång kan lagras i ett av de till in- gången hörande mellanlagringsminnena och så att en cell lagrad i ett mellanlagringsminne kan utsåndas från mellanlagringsminnet, k å n n e t e c k n a d av att till varje mellanlagringsminne (45) för celler hör ett mellanlag- ringsminne för styrord (47) anordnat för mellanlagring av styrord, som översånds parallellt med datacellema och innefattar information om dessas väg genom växelenheten (7), dvs från vilken utgång (21) de skall utsändas från växelenheten.

10. Våxelenhet (7) enligt krav 9, k å n n e t e c k n a d av att ett mellanlagringsminne för dataceller innefattar - minst två parallellt arbetande skiftregister (45) och - en styrenhet (43) för överföring av en datacell, som skall lagras i mellanlagringsminnet, till ett ledigt eller tomt skiftregister.

11. ll. Våxelenhet enligt krav 10, k å n n e t e c k n a d av - att ett mellanlagringsminne för styrord innefattar parallellt arbetande skiftregister (47), vilka skiftregister vart och ett hör till ett motsvarande skiftregister (45) i ett mellanlagringsminne ss för dataceller, och 504 985 13 - att styrenheten (43) för överföring av dataceller till mellanlagringsminnet för celler hörande till ett mellanlagringsminne för styrord är anordnad att samtidigt med överföring av en data- cell till ett ledigt eller tomt skiftregister (45) i mellanlagringsminnet för celler överföra ett till cellen hörande styrord till ett motsvarande skiftregister (47) ingående i mellanlagringsminnet s för styrord.