KR0153946B1 - 우선순위 변환 기능과 연속 입출력 기능을 갖는 공유메모리 입출력 버스 중재 장치 - Google Patents

Abstract

본 발명은 20Mhz 이상의 클럭에서 매 클럭마다 입력 데이타 변환부들의 데이타 버스 사용 우선순위를 바꾸면서 각 입력 데이타 변환부의 다음 클럭에서의 상태를 미리 예측하여 입력 데이타 변환부에 입력이 완료된 것들 중에서 우선순위에 따른 데이타 버스 이용 기회를 결정하여 공유메모리로 데이타를 저장할 수 있도록 하고, 공유메모리의 데이타 버스를 입출력이 공유할 수 있도록 하기 위해 데이타 출력에 우선순위를 줄 수 있도록 우선순위 변환 기능과 연속 입출력 기능을 갖는 공유메모리 입출력 버스 중재 장치를 제공하여 우선순위 변환기능과 출력에 항상 가장 높은 우선순위를 보장하여 메모리의 풀이 발생하는 경우에도 메모리에서 출력이 되고 또한 특정 입력만이 메모리에 데이타를 쓰는 것을 막을 수 있도록 구성하였기 때문에 일반적인 SRAM을 이용하여 작은 규모의 다중화 장치 등에 이용할 수 있는 효과가 있다.

Description

우선순위 변환 기능과 연속 입출력 기능을 갖는 공유메모리 입출력 버스 중재 장치

제1도는 본 발명에 따른 우선순위 변환 기능의 구성도.

제2도는 본 발명에 따른 입력 FIFO와 데이타 변환기의 구성도.

제3도는 본 발명에 따른 데이타 폭 변환기의 내부 구성도.

제4도는 본 발명에 따른 우선순위 변환기능과 데이타폭 변환기가 적용되는 일예시도.

* 도면의 주요부분에 대한 부호의 설명

11 내지 14 : 우선순위 다중화기

15 : 카운터 16,43 : 다중화기

21 내지 24 : FIFO 25 내지 28 : 데이타 폭 변환기

41 : 우선순위 변환 기능부 42 : 데이타 폭 변환 기능부

44 : 제어부 45 : 메모리

본 발명은 작은 입출력 데이타 버스 폭을 갖는 공유메모리를 사용하는 비동기 전달 모드(이하, ATM이라 칭함) 다중화 장치등에서 공유메모리로 데이타를 입출력하기 위해 입력데이타 변환부들의 버스 사용 우선순위를 변환하면서 버스를 제어하는 장치에 관한 것이다.

종래에 공유메모리를 사용하는 경우 ASIC 등을 이용하여 메모리를 ASIC에 포함하는 경우에는 내부의 버스폭을 충분히 넓게하여 데이타를 입출력하므로 공유메모리로 데이타를 입출력하는 과정에서 아무런 어려움을 격지 않고 데이타를 입출력 할 수 있었다.

하지만 ATM 장치에서 셀 손실을 막기 위해 공유메모리를 충분히 크게 하고자 하거나 또는 공유메모리를 제어하는 제어부만을 만들고 메모리를 외부에 두고 공유메모리를 구현할 경우에 ATM 셀 입력 및 메모리 데이타 및 주소 제어 신호들로 인하여 많은 핀수가 요구된다.

따라서 칩의 물리적인 핀 수에 의하여 공유메모리로 접속하는 데이타 버스의 폭을 충분히 크게 하지 못할 수 있다. 예를 들어 입력이 4개이고 출력이 하나인 4×1 ATM 다중화기의 경우만 생각하더라도 공유메모리로의 데이타 입출력 속도는 750Mbps 정도이며, 이를 처리하기 위해서는 고속의 입출력을 보장하여야 한다.

공유메모리에서 입출력 속도는 N×V(여기에서 N은 데이타 폭이고 V는 메모리 입출력 클럭 속도)와 같이 결정된다. 이때, 메모리를 칩 외부에 두면 앞에서 설명한 것과 같이 칩에 연결할 수 있는 핀 수에 제한을 받을 수 있고, 또한 데이타 폭을 크게 하면 메모리수를 증가시켜 비용이 증가하므로 데이타 버스를 크게 확장하는 것이 용이하지는 않다. 또한, 메모리 입출력 클럭도 칩의 물리적인 한계로 인하여 아주 높은 클럭을 사용하기 힘들며, 안정된 데이타 입출력을 위한 설계를 요구하므로 데이타 입출력에 충분한 여유를 두고 설계하는 것을 필요로 한다.

또한 보통 20Mhz 정도의 속도로 데이타를 입출력하는 것을 가정하여 설계하여 경우 입력 데이타 변환부에서 공유메모리로 데이타를 저장하기 위해 입력 버퍼를 사용하고, 입력 버퍼에서 공유메모리로 한번에 N바이트씩 데이타를 저장을 한다면, 입력 데이타 변환부는 N클럭 동안 입력 버퍼에서 데이타를 읽어내어 저장하고 있다가 N번째 데이타를 입력한 후, 이 데이타들을 공유메모리로 저장하여야 한다.

또한, 여러개의 입력 데이타 변환부가 하나의 버스를 사용하여 데이타들을 입출력하여야 하므로, 한 데이타 변환부에서 N클럭 주기로 연속적으로 데이타를 공유메모리로 입력하도록 설계하는 것이 용이하지는 않다.

하지만 데이타 폭과 클럭의 속도가 한정되있는 경우에 데이타 입출력 속도를 높이는 하나의 방법은 메모리 입출력 클럭의 매 클럭마다 데이타를 입출력할 수 있도록 하는 기능을 갖는 입출력 제어부 및 데이타 버스 중재기를 설계하는 것이 효과적인 방법이 될 수 있다.

그리고, ATM 셀이 메모리에 저장될 때 한 셀 단위로 저장되는 것이 아니라 N바이트 단위로 데이타를 잘라 저장되므로 각 입력 포트에 공평한 데이타 입출력 기회를 주도록 할 수 있는 것이 요구된다.

이러한 요구 사항이 위반되면 입력 포트에 따라서 ATM 셀 전달 지연 시간 및 처리 기회가 달라질 수 있다. 이러한 현상은 다중화기에 폭주가 발생하는 경우 셀들이 갖는 특성에 관계없이 특정 포트의 셀들이 집중적으로 폐기될 수 있는 조건을 제공하여 ATM 장치의 성능에 좋지 못한 영향을 줄 수도 있다.

따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명은 20Mhz 이상의 클럭에서 매 클럭마다 입력 데이타 변환부들의 데이타 버스 사용 우선순위를 바꾸면서 각 입력 데이타 변환부의 다음 클럭에서의 상태를 미리 예측하여 입력 데이타 변환부에 입력이 완료된 것들 중에서 우선순위에 따라 데이타 버스 이용 기회를 결정하여 공유메모리로 데이타를 저장할 수 있도록 하고, 공유메모리의 데이타 버스를 입출력이 공유할 수 있도록 하기 위해 데이타 출력에 우선순위를 줄 수 있도록 우선순위 변환 기능과 연속 입출력 기능을 갖는 공유메모리 입출력 버스 중재 장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 공유메모리 입출력 버스 중재 장치에 있어서, K바이트의 데이타를 입력하기 위한 메모리 사용 기회를 얻기 위하여 메모리에 입력할 데이타가 있음을 알리는 신호를 발생하여 제어신호에 따라 상기 메모리로 데이타를 저장하되, FIFO에 의해 동기되어 구동되고, 다음 클럭에서 데이타를 받아들일 수 있는 경우 상기 FIFO를 인에이블하며, 상기 FIFO의 제어를 받아 데이타 입력을 중단하고 대기하는 적어도 하나 이상의 데이타 폭 변환 수단; 및 상기 각 데이타 폭 변환 수단으로부터의 입력할 데이타가 있음을 알리는 신호들을 입력받아 가장 우선순위가 높은 입력만을 다중화하고, 다중화된 신호들의 우선순위를 바꾸면서 가장높은 순위의 데이타 입력을 마친 입력부의 데이타가 메모리로 저장되도록 상기 각 데이타 폭 변환 수단을 제어하는 제어신호를 생성하는 우선순위 변환수단을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 메모리 데이타 입출력 클럭마다 각 입력 데이타 변환부의 버스 사용 우선순위를 바꾸면서 데이타 폭 변환부에서 N바이트의 데이타 입력이 끝난 입력들이 버스를 사용할 수 있도록 하기 위한 회로의 구성도이다.

도면 제1도에서 ptf[1:4]는 각 데이타 폭 변환부가 K바이트의 데이타 입력을 마쳐 메모리에 입력할 데이타가 있음을 표시하는 신호이다. ptf1 내지 ptf4는 우선순위 다중화기(11 내지 14)에 의해 다중화된다.

그리고, 우선순위 다중화기(11 내지 14)의 입력이 위에 위치할수록 순위가 높도록 되있다. 우선순위 다중화기(11 내지 14)의 출력은 우선순위에 따라 가장 우선순위가 높은 입력만이 출력으로 빠져나올 수 있다.

이러한 우선순위 다중화기(11 내지 14)의 출력 pmo11 내지 pmo14, pmo21 내지 pmo24, pmo31 내지 pmo34, pmo41 내지 pmo44 데이타들은 다중화기(16)에 의해 다중화되어 매 클럭마다 입력 포트의 우선순위를 바꾸면서 가장 높은 순위의 데이타 입력을 마친 입력부의 데이타가 메모리로 저장될 수 있는 기회를 제공하도록 하고 있다. 또한 다중화기(16)에는 D-F/F(flip-flop)을 최종단에 넣어 rpt출력에 에러가 발생하는 것을 방지하도록 하고 있다. 더욱이, 다중화 인에이블 신호(men)는 카운터 인에이블 신호(cen)와 클리어 신호(clr)를 AND 게이트로 연산한 신호로 메모리 출력 장치가 메모리를 같이 사용할 때 rpt들이 출력되지 않도록 하여 입력들이 메모리를 사용하는 것을 방지하는 장치로 사용하고 있다. 메모리 입력 클럭으로 동작하는 카운터(15)의 인에이블 신호(cen)는 메모리 출력단이 연결되는 경우 메모리에서 출력되는 클럭에서는 입력부의 우선순위를 바꾸지 않도록 하기 위한 수단으로 사용된다.

또한, 다중화기(16)의 다중화 인에이블 신호(men)로 메모리에서 출력을 하는 경우 입력 포트에서 데이타가 출력되지 않도록 하는 수단으로 사용되는 것이다.

제2도는 데이타 버스 다중화기의 입력부를 나타낸 것으로, ATM 셀 FIFO와 데이타 폭 변환기로 구성되어 있다.

데이타 폭 변환기(25 내지 28)는 바이트 단위로 입력되는 ATM 셀들을 K바이트 단위로 모아 메모리로 입력하는 기능을 담당하고 있으며, 이 기능을 담당하기 위해 FIFO(21 내지 24)를 제어하는 기능을 갖고 있다. 즉, pen1 내지 pen4 신호들은 FIFO(21 내지 24)의 출력 인에이블 신호들로 데이타 폭 변화기(25 내지 28)에 다음 클럭에서 데이타를 받아 들일 수 있는 경우 FIFO를 인에이블하는 기능을 담당한다. 그리고, soc1 내지 soc4는 ATM 셀의 시작 신호로 이 신호에서부터 셀이 시작된다는 신호이다. 이 신호에 따라서 데이타 폭 변화기(25 내지 28)는 동기가 되어 구동된다. 데이타 폭 변환기(25 내지 28)에 K바이트의 데이타(idata1 내지 idata4)를 입력한 경우, 데이타 폭 변환기(25 내지 28)는 ptf신호를 발생하여 상기 제1도의 우선순위 다중화기로 입력되어 메모리 사용 기회를 얻기위해 대기한다.

이때, rpt신호들에 의해서 데이타 폭 변환기(25 내지 28)에 저장된 데이타를 메모리로 저장하며, 다음 데이타를 입력하는 기능을 수행한다. FIFO(21 내지 24)에서 대기신호 ef신호가 발생하는 경우, 데이타 폭 변환기(25 내지 28)은 데이타 입력을 중단하고 대기하며, FIFO에 데이타가 저장될 때를 기다린다.

이러한 데이타 폭 변환기(25 내지 28)를 여러개 사용하는 구조에서 각 변환기가 연속적으로 데이타를 메모리에 입력하기 위해서는 제3도에서 보인 것과 같이 출력 데이타 odata[m:0]를 발생한다. 다른 데이타들은 D-F/F에 저장하고 마지막 데이타는 입력에서 발생하는 데이타를 바로 메모리로 저장할 수 있는 기능을 주어 빠른 입력을 가능하게 한다.

또한, 데이타 변환기(25 내지 28)에서는 항상 다음 클럭에서 데이타를 받을 수 있는 가를 감시하여 우선순위 다중화기에 알리는 기능을 갖고 있다.

제3도의 D-F/F(31 및 32)들에 데이타들이 저장된 상태에서 다음 클럭에 FIFO로부터 데이타를 받을 수 있는 상태라면 제2도의 데이타 폭 변환기는 ptf신호를 발생하여 다음 클럭에 데이타 폭 변환기의 데이타가 메모리에 저장될 수 있는 기회를 받을 수 있도록 하고 있다.

제3도에서 제어부(33)는 ef, rpt 및 soc 신호들로부터 입력 버퍼에서 데이타를 입력할지를 결정하는 pen 신호를 발생하고, 데이타 변환부에 데이타 저장이 끝나면 ptf 신호를 발생하는 기능을 수행한다. 또한, ptf 신호는 rtp, ef 신호들에 의하여 reset 된다.

제4도는 우선순위 변환기능과 데이타 폭 변환기를 공유메모리에 적용한 일예의 전체 구조도로서, 입출력 포트가 하나인 메모리를 이용하여 입력과 출력을 할 수 있는 기능을 도시한 것으로, 도면부호 41은 우선순위 변환 기능부, 42는 데이타 폭 변환 기능부, 43은 다중화기, 44는 제어부, 45는 메모리를 각각 나타낸다.

도면에서, m+1비트 폭을 갖는 데이타들을 다중화하여 공유메모리에 연결되어 있다. 이때, 데이타 다중화를 위해 사용되는 제어 신호로는 우선순위 변환기능부(41)의 출력 신호들인 rtp1, rtp2, rtp3, rpt4와 공유메모리(45)에서 데이타를 읽어 내는 제어 신호로 사용되는 cen, men 신호를 사용한다.

또한 rtp[1:4] 신호 및 cen 신호를 이용하여 공유메모리(45)의 읽기/쓰기 신호와 칩인에이블 신호를 생성하는데 사용하며, 공유메모리의 주소들을 제어하는 기능으로 사용한다.

제4도의 우선순위 변환기능부(41)의 rpt[4:1] 신호는 데이타 폭변환부(42)의 출력신호 ptf[4:1] 신호와 공유메모리(45) 제어신호 발생기의 출력신호인 cen, men 신호를 이용하여 포트를 읽어 내는 시간을 정하는 신호로 사용한다.

메모리에서 출력을 하는 동안 입력을 하지 못하게 하기 위해서 cen 신호를 사용하고, 메모리에서 출력을 하지 않는 동안에 ptf[4:1]의 입력 신호들과 우선순위 조정기의 동작으로 입력들 사이에서 우선순위를 매 클럭마다 바꾸며, 메모리를 사용하도록 제어한다.

상기와 같이 이루어지는 본 발명은 종래의 듀얼포트 램 등을 이용하지 않고, 우선순위 변환 기능과 연속 입출력 기능을 갖는 공유메모리 입출력 버스 중재 장치로 입출력만 갖는 RAM을 사용하여 공유메모리를 만들 수 있도록 하였다. 이러한 기능에서 우선순위 변환기능과 출력에 항상 가장 높은 우선순위를 보장하여 메모리의 풀이 발생하는 경우에도 메모리에서 출력이 되고 또한 특정 입력만이 메모리에 데이타를 쓰는 것을 막을 수 있도록 구성하였기 때문에 일반적인 SRAM을 이용하여 작은 규모의 다중화 장치등에 이용할 수 있는 효과가 있다.

Claims (3)

1. 공유메모리 입출력 버스 중재 장치에 있어서, K바이트의 데이타를 입력하기 위한 메모리 사용 기회를 얻기 위하여 메모리에 입력할 데이타가 있음을 알리는 신호(ptf)를 발생하여 제어신호에 따라 상기 메모리로 데이타를 저장하되, FIFO에 의해 동기되어 구동되고, 다음 클럭에서 데이타를 받아들일 수 있는 경우 상기 FIFO를 인에이블하며, 상기 FIFO의 제어를 받아 데이타 입력을 중단하고 대기하는 적어도 하나 이상의 데이타 폭 변환 수단(42); 및 상기 각 데이타 폭 변환 수단(42)으로부터의 입력할 데이타가 있음을 알리는 신호(ptf)들을 입력받아 가장 우선순위가 높은 입력만을 다중화하고, 다중화된 신호들의 우선순위를 바꾸면서 가장높은 순위의 데이타 입력을 마친 입력부의 데이타가 메모리로 저장되도록 상기 각 데이타 폭 변환 수단(42)을 제어하는 제어신호를 생성하는 우선순위 변환수단(41)을 포함하는 것을 특징으로 하는 공유메모리 입출력 버스 중재 장치.
2. 제1항에 있어서, 상기 우선순위 변환수단(41)은, 상기 데이타 폭 변환 수단(42)의 각 출력을 입력받아 우선순위에 따라 다중화하는 우선순위 다중화기(11 내지 14); 상기 우선순위 다중화기(11 내지 14)의 출력신호들의 우선순위를 바꾸면서 가장 높은 순위의 데이타 입력을 마친 입력부의 데이타가 메모리로 저장되도록 상기 각 데이타 폭 변환 수단(42)을 제어하는 제어신호를 생성하는 다중화기(16); 및 상기 다중화기(16)의 우선순위를 제어하는 카운터(15)를 포함하여 이루어지는 것을 특징으로 하는 공유메모리 입출력 버스 중재 장치.
3. 제2항에 있어서, 상기 다중화기(16)는, 메모리 사용을 금지하도록 상기 다중화기의 인에이블 신호와 클리어 신호를 논리곱한 신호를 입력받는 것을 특징으로 하는 공유메모리 입출력 버스 중재 장치.