SE515148C2 - Styrning av cellväljare - Google Patents

Styrning av cellväljare

Info

Publication number
SE515148C2
SE515148C2 SE9302176A SE9302176A SE515148C2 SE 515148 C2 SE515148 C2 SE 515148C2 SE 9302176 A SE9302176 A SE 9302176A SE 9302176 A SE9302176 A SE 9302176A SE 515148 C2 SE515148 C2 SE 515148C2
Authority
SE
Sweden
Prior art keywords
cell
selector
core
ports
tags
Prior art date
Application number
SE9302176A
Other languages
English (en)
Other versions
SE9302176L (sv
SE9302176D0 (sv
Inventor
Jan Peter Waldemar Sandquist
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9302176A priority Critical patent/SE515148C2/sv
Publication of SE9302176D0 publication Critical patent/SE9302176D0/sv
Priority to BR9406843A priority patent/BR9406843A/pt
Priority to DE69429773T priority patent/DE69429773T2/de
Priority to EP94919940A priority patent/EP0705511B1/en
Priority to KR1019950705889A priority patent/KR100237337B1/ko
Priority to CN94192579A priority patent/CN1073316C/zh
Priority to PCT/SE1994/000599 priority patent/WO1995001031A1/en
Priority to CA002163342A priority patent/CA2163342A1/en
Priority to AU70887/94A priority patent/AU676926B2/en
Priority to JP7502715A priority patent/JPH08512179A/ja
Priority to US08/262,453 priority patent/US5506841A/en
Priority to TW083105772A priority patent/TW256980B/zh
Publication of SE9302176L publication Critical patent/SE9302176L/sv
Priority to FI956242A priority patent/FI956242A0/sv
Priority to NO955275A priority patent/NO955275L/no
Publication of SE515148C2 publication Critical patent/SE515148C2/sv

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/50Overload detection or protection within a single switching element
    • H04L49/505Corrective measures
    • H04L49/508Head of Line Blocking Avoidance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/256Routing or path finding in ATM switching fabrics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3009Header conversion, routing tables or routing tags
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679Arbitration or scheduling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/101Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/20Support for services
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)

Description

, . . . .- ...--g 515148-.. _ 2 ingångs- och utgångsportar. En styrlogik är anordnad att bl. a. överföra paket från minnet till utgångsportar identifierade i motsvarande dirigeringstaggar på basis av ett förutbestämt prioritetsschema. En buffertlogik arbitrerar taggar inkommande till samma ingångsport och konkurrerande om samma utgångsport.
Vidare sker ett slumpmässigt val av paket destinerade till samma utgångsport utan att paket behöver vänta under obestämd tid.
Ingen taggning sker i ingångsportarna. Befintliga taggar följer de förmedlade paketen och sänds alltså inte i förväg.
I US 4,62l,359 beskrivs paketförmedling där en paketförmed- lingsnod behandlar paket innehållande dirigeringstaggar indike- rande utgångsportdestinationer. Man vill åstadkomma balansering av antalet paket adresserade till var och en av utgångsportarna.
Nya taggar genereras därför för omfördelning av utgångsportbe- lastningen. De nya taggarna modifieras i avsikt att åstadkomma ett förutbestämt utgångsprioritetsschema.
Det förekommer ingen utsändning i förväg av taggar för upp- rättande av ett tidsmässigt sändningsschema för efterföljande paket.
I US 4,623,996 beskrivs en paketförmedlingsnod, vilken behandlar paket innehållande dirigeringstaggar indikerande utgångsportdestination. Ett flertal köväljare är individuellt kopplade mellan ett flertal ingångsportar och ett flertal köupp- sättningar innefattande ett flertal köer, vilka lagrar och vidarebefordrar applicerade paket som funktion av utgångsport- destinationen. Köerna i varje köuppsättning kopplas till olika utgângsarbitrerare, vilka styr dirigeringen till en särskild utgângsport.
Taggar sänds inte i förväg för upprättande av ett tidsmässigt sändningsschema för efterföljande paket.
Beskrivning av uppfinningen Ett syfte med uppfinningen är att vid en väljare av inled- ningsvis definierat slag lösa problemet med konflikt i kärnan på sådant sätt att behovet av cellbuffertar i kärnan elimineras.
Detta syfte har enligt uppfinningen uppnåtts genom de i patentkravet 1 angivna kännetecknen.
Enligt uppfinningen undviks sålunda konflikt genom att väljarportarna i förväg ger vägvalsinformation till kärnan.
Därigenom kan en lämplig återkoppling ske till portarna så att , . . - .- .ne-fn 51.5 1.43.. 3 celler kan skickas iväg så att samtidig passage av gemensamma resurser undviks.
Cellerna dirigeras genom kärnan med hjälp av taggar. En tagg utgöres av dirigeringsinformation, som föregår varje cell. Varje tagg innehåller dirigeringsinformation, som inte hänför sig till den omedelbart kommande cellen, utan någon därefter följande cell, varför sålunda cellerna fördröjs i portarna. Bearbetning av dirigeringsinformationen sker i kärnan, varefter lämplig schemaläggningsinformation matas tillbaka till portarna.
Cellerna överförs i närbelägna fasta längdintervaller benämn- da transmissionscykler och skickas genom kärnan med användning av taggar innehållande interna celldestinationer. Celldestina- tionerna kan på i och för sig känt sätt framställas som bitar i en bitmapp, varigenom en cell kan ha flera destinationer (grupp- adressering). Taggning sker i portarna. Varje cell föregås av en tagg. Taggarna överförs under transmissionscyklerna från portar- na till kärnan. I motsatt riktning, d.v.s. från kärnan till portarna, överförs schemaläggningsinformation och en flagga för giltig cell i stället för taggarna under transmissionscyklerna.
Fasläget mellan inkommande och utgående transmissionscykler är något olika så att en cell i en transmissionscykel från en port till kärnan hinner passera genom kärnan och utan extra fördröjning kan placeras i en transmissionscykel från kärnan till port.
Celler fördröjs i portarna ett bestämt minsta antal trans- missionscykler efter det att tillhörande taggar skickats till kärnan, så att tid reserveras för bearbetning för att undvika konflikt.
Konflikt undviks genom tidsspridning av cellerna. Kärnan schemalägger alla celler och underrättar portarna så att portar- na tvingas att överföra cellerna med vissa transmissionscykler.
Celler vilka konkurrerar om en gemensam resurs överförs i olika transmissionscykler. En tagg utan dirigeringsinformation anger för kärnan att ingen ny cell väntar på att bli schemalagd.
Lösningen enligt uppfinningen leder till en liten kärna, som kan användas oberoende av systemets storlek inom givna begränsningar med god kostnadseffektivitet. Vidare kan från början små system lätt uppgraderas utan att den ursprungliga investeringen behöver gå förlorad. "u- . . . u u» . . ø - ul 515 148... 4 Beskrivning av ritningarna.
Uppfinningen skall nu beskrivas närmare nedan med hänvisning till bifogade ritningar, på vilka fig. 1 visar topologin hos en som exempel använd cellväljare, i vilken uppfinningen tillämpas, fig. 2 visar en tagg med dess celldestinations-bitmapp, fig. 3 visar formatet hos schemaläggningsinformation, fig. 4 visar en cell bestående av en etikett och nyttolast, fig. 5 visar fasförskjutningen mellan transmissionscyklerna för port-till-kärna och kärna-till-port, samt förhållandet mellan taggen och till taggen relaterad schemaläggningsinforma- tion, fig. 6 visar lokaliseringen av en tagg och dess tillhörande cell, som är fördröjd tvâ transmissionscykler, fig. 7 visar ett block, som utgör del av en schemaläggare, och styr schemaläggningssekvensen och tidsprioritering, fig. 8 visar en tillståndsmaskin, som utgör del av schemaläg- garen och ingår i ett styrblock, fig. 9 visar ett block, som utgör del av schemaläggaren, och skapar låspulser för minnen för schemaläggningasdata, fig. 10 visar ett minne för anländande taggar, fig. ll visar en dataväljare som väljer en av raderna från minnet för anländande taggar och presenterar den på utgångarna, fig. 12 visar en krets ingående på flera ställen i minnet för schemaläggningsdata, fig. 13 visar ett minne för schemalagda data, fig. 14 visar ett konfliktkontrollblock, fig. 15 visar schemaläggaren innefattande ett antal av de i figurerna 7-14 visade blocken, fig. 16 visar sändningsorganet, vilket kvarhåller cellerna i portarna och sänder iväg dem till kärnan i de schemalagda trans- missionscyklerna, fig. 17 visar ett i flera instanser i fördröjningsorganet ingående block, fig. 18 visar en tillståndsmaskin, som utgör en del av ett i fig. 17 visat block ingående i sändningsorgan i respektive port, fig. 19 visar ett scenario under vilket celler kopplas genom en väljare av den föreslagna typen med användning av uppfinning- enfl , . . . .- ....-: E31 5 1l%jà".:: 5 Beskrivning av utföringsformer Fig. 1 visar schematiskt en typ av cellväljare, i vilken uppfinningen kan användas.
Väljaren innefattar ett antal portar 2.n och en väljarkärna 4 med ett antal ingångar 6.n och utgångar 8.n. För enkelhetens skull visas i fig. 1 endast fyra portar 2.1-2.4, fyra ingångar 6.1-6.4, samt fyra utgångar 8.1-8.4. Portarna 2.n bildar väl- jarens yttre gränssnitt. Till varje port kan ett flertal an- vändarterminaler vara anslutna.
Varje port 2.n är genom två motsatt riktade transmissionska- naler 10.n resp. 12.n ansluten till en tillhörande ingång 6.n resp. utgång 8.n hos väljarkärnan.
Väljaren kan som exempel vara av koordinatväljartyp och icke- blockerande, d.v.s. den skall kunna ansluta godtyckliga kom- binationer av ingångar och utgångar samtidigt. Uppfinningen är emellertid inte begränsad till någon särskild inre struktur hos väljaren.
Cellbuffertar krävs för att undvika spill av celler p.g.a. konflikt vid utgångarna, dvs när flera celler destinerade till samma utgångsport sänds till väljaren med tidsöverlappning.
Enligt ett viktigt kännetecken hos uppfinningen är alla cellbuffertar lokaliserade till portarna. Eftersom kärnan saknar cellbuffertar, måste särskilda åtgärder vidtagas för att undvika konflikt av celler. Detta sker på nedan närmare beskrivet sätt genom schemaläggning av cellernas ankomst till kärnan och in- släppning av dem så att konflikt vid kärnans utgångar undviks.
Alla portar arbetar cellsynkront och cellerna överförs i angränsande fasta längdintervall benämnda transmissionscykler.
Cellerna lagras i minneselement under avvaktan på sina respekti- ve sändningstider. I det som exempel angivna systemet antas cellerna ha någon form av adresseringsinformation, som hämtas och översätts genom tabellslagning till intern dirigeringsin- formation i form av bitmappar, där bitarnas positioner represen- terar olika utgångar. Dessa från översättningstabellen erhållna mappar benämns taggar, vilket är ett vedertaget begrepp. I kända system sänds taggarna tillsammans med sina tillhörande celler, medan i systemet enligt föreliggande uppfinning taggarna och tillhörande celler är separerade.
Fig.2 åskådliggör schematiskt en tagg 14 med en celldestina- , . . . .- .nor-f 515 6 tions-bitmapp, innehållande fyra fält 14.1-14.4, vilka i det givna exemplet helt enkelt är tänkta att svara mot varsin av väljarkärnans fyra kolumner. Varje fält kan innehålla en bit, som, exempelvis endast om den är ett-ställd, indikerar att tillhörande cell är destinerad till kolumnen ifråga.
Såsom kommer att beskrivas närmare nedan sänds under varje transmissionscykel från varje port 2.n en tagg och en cell, vilka ej hör samman. Taggen har den dubbla funktionen att åstad- komma dirigeringsinformation till väljarkärnan 4 och efterfråga en transmissionscykel för den tillhörande cellen. Kärnan 4 bearbetar begäran och tilldelar en transmissionscykel, angivande för porten 2.n en cellsändningstidpunkt. Porten inväntar denna tidpunkt och sänder cellen i den tilldelade transmissionscykeln.
Under vänteperioden kan andra begäranden och celler behandlas.
När taggarna i en transmissionscykel mottagits påbörjas processen med att schemalägga alla de begärda cellerna. Alla taggar och tillhörande schemaläggningsinformation sparas tills cellerna har sänts. Schemaläggningsinformationen (den tilldelade transmissionscykeln), som utgör resultat av schemaläggningspro- cessen, sänds under den omedelbart förestående transmissions- cykeln från kärnan 4 till den aktuella porten 2.n.
Fig. 3 åskådliggör schematiskt formatet hos schemaläggnings- informationen, som allmänt betecknas med 15. Representationen är binär. De tre sista av de fyra visade fälten motsvarar varsin bit b0, bl resp. b2 motsvarande den första, andra resp. tredje biten av ett trebitsord. En nolla (alla bitar nollställda) anger att access till kärnan medges efter en fördröjning ett fast- ställt minsta antal transmissionscykler. Alla andra tal anger ytterligare väntcykler. 5 anger t.ex. att cellen skall fördröjas ytterligare 5 transmissionscykler. Under denna tid kan celler destinerade till andra utgångar överföras. Det första av de fyra visade fälten utgör en flagga 16 för giltig cell. Flaggan akti- veras när den från kärnan 4 till portarna 2.n sända cellen är giltig och ej en tomgångscell.
Fig. 4 visar en cell 17 bestående av en etikett 18 och nyttolast 20. Etiketten tolkas endast och manipuleras möjligen av högnivåprotokoll i väljarportarna. Ingen inre dirigering utförs på direkt grundval av etiketten.
Fig. 5 visar fasförskjutningen dt mellan transmissionscyk- ....- 2-...3 515 7 lerna för cell 17 med tagg 14, som ej hör till denna cell, i riktning port-till-kärna resp. för samma cell 17 med mot taggen svarande schemaläggningsinformation 15 enligt fig. 3 och flagga 16 för giltig cell i riktning kärna-till-port.
Fig. 6 visar lokaliseringen av en tagg 14 och dess till- hörande cell 17 när cellen är fördröjd två transmissionscykler.
Vid den angivna utföringsformen är detta en fastställd minsta fördröjning.
När cellerna anländer i enlighet med schemaläggningsinforma- tionen 15 används de sparade taggarna 14 och schemaläggningsin- formationen för att fastställa samhörigheten mellan cellerna och utgångsportdestinationer.
Schemaläggaren består strukturellt av ett antal block visade i figurerna 7-14, vilka är förbundna enligt figur 15.
Schemaläggaren erhåller på sina ingångar, betecknade med 21 i fig. 15, de från portarna anländande taggarna - en från varje port. Dessa taggar utgör dirigeringsinformation och begäranden om transmissionscykler.
Schemaläggaren bearbetar alla sådana begäranden från portar- na, ett åt gången, under en transmissionscykel. Allteftersom begäranden bearbetas, det ena efter det andra, blir det allt mindre sannolikt under en transmissionscykel att utgående trans- missionscykler kan påträffas, i vilka konflikt inte kan upp- träda. Av detta skäl ändras ordningen för bearbetningen av begäranden varje transmissionscykel för att uppnå rättvisa mellan portarna.
Schemaläggaren tar hand om alla taggar hörande samman med de kommande tredje - sjätte transmissionscyklerna. Alla taggar lagras i minnespositioner representerande respektive relativa sändningstider. Vid framåtskridandet av varje transmissionscykel skiftas alla taggar in i lagringspositioner, som representerar mer närbelägna schemaläggningstider. De taggar som därvid skif- tas ut ur schemaläggaren skiftas in i ej visade FIFO:n, vilka fördröjer taggarna ytterligare två transmissionscykler utgörande utgående första och andra transmissionscykler. Lagringspositio- nerna reflekterar således alltid det aktuella tillståndet allt- eftersom tiden förflyter, och sålunda de relativa vidarebefor- dringstiderna har ändrats.
Ingången för "seriell laddning" hos den lagringsposition, som , , . - .n .11012 E51-5 1^4'§'¿".:: ." 8 . .. innehåller taggar hörande till den mest avlägsna transmissions- cykeln matas med "ej schemalagd" (nollor). Utgången från de nämnda FIFO:na utgör en karta över de krysspunkter, som skall aktiveras i varje transmissionscykel.
Varje anländande tagg kontrolleras mot tidigare schemalagda taggar med avseende på konfliktrisk. All bearbetning av en anländande tagg sker samtidigt. Förutsatt att åtminstone en utgående transmissionscykel kan påträffas, i vilken konflikt inte uppstår, så lagras taggen i den lagringsposition, som representerar den tidigaste sådana transmissionscykeln.
Efter en fullständig följd av bearbetning av alla taggar hos en inkommande transmissionscykel kan några eller alla de celler som hör samman med dessa taggar ha schemalagts. Deras respektive avsändningstider har fastlagts under bearbetningen och tillförs en anordning, som arrangerar utsändningen av schemaläggningsin- formation (cellutsändningstiderna) till portarna.
Misslyckande vid schemaläggning av en cell kan indikeras genom exempelvis uppgivande av en relativ utsändningstid, som är större än det tillgängliga antalet lagringspositioner, i stället för en korrekt utsändningstid.
En som ingångskrets hos schemaläggaren verkande styrkrets, allmänt betecknad 22, visas i fig. 7 och 15. Styrkretsen 22 innehåller en tillståndsmaskin 24, som visas i närmare detalj i fig. 8 tillsammans med tillhörande tillståndstabell 26 och tillståndsgraf 28.
Styrkretsen 22 styr på nedan närmare beskrivet sätt schema- läggningssekvensen och tidsprioritering.
Tillståndsmaskinen 24 har med hänvisning till tillståndsta- bellen 26 fyra viiotillstånd sos, s1s, szs och sas, där den är känslig för en inkommande startsignal på en ingång START. Start- signalen inkommer en gång varje transmissionscykel då inkommande taggar är tillgängliga. Tillstândsmaskinen 24 utför då räkneope- rationer (modulo-4), varefter ett tillstånd inträder där en utgång SH (för SHift) är aktiv. Därefter inträder nästa vilo- tillstånd. Under beräkningstillstånden är en utgång SC (för SChedule) aktiv. Var och en av de fyra räknesekvenserna har som framgår av tillståndstabellen ett olika startvärde.
En D-vippa 30 mottager den för tillståndsmaskinen 24 avsedda startsignalen och synkroniserar denna med en klocksignal K innan sun ,nuu ac 515 14s,.._..... ' '> . un.. , .. .uun- ' , , , - n v ' ' .- - u n 9 den matas till ingången START hos tillståndsmaskinen 24. Klock- signalen tillföres även en inverterare 32, vilken alstrar en motfasklocka för tillståndsmaskinens 24 klockingång CLK. Klock- signalen tillföres även den ena ingången hos en OCH-grind 34, vars andra ingång är ansluten för mottagning av start-signalen, så att grinden 34 på sin utgång 35 tillhandahåller en synkroni- serad låssignal för anländande taggar.
Signalen SH avkodas av en inverterare 36 (enbits-avkodare).
Den avkodade signalen utgöres av signalen SH och utgången från inverteraren 36. En till tillståndsmaskinen 24 på det visade sättet ansluten avkodare 38 aktiverar en av sina utgångar YO-Y3 när aktiveringssignal uppträder på dess ingång ENable, vilket sålunda sker under en räknesekvens.
En prioritetskodare 40 kodar den högsta ordningens ingångs- signal, som aktiveras på en av dess ingångar P0-P3. Utsignal på dess utgång ENable nollställs när ingen av dess ingångar aktive- ras. En till kodaren 40 på det visade sättet ansluten avkodare 42 är identisk med avkodaren 38. Prioritetskodaren 40 och av- kodaren 42 bildar tillsammans ett block, som aktiverar endast en av utgångarna YO-Y3, som svarar mot den högsta ordningens ingång som aktiveras.
Den i fig. 7 visade styrkretsens närmare funktion kommer att framgå av den följande beskrivningen av schemaläggaren och dess funktion i samband med figurerna 9-15.
De till schemaläggaren på en ingång 21 anländande taggarna lagras i ett minne 44 enligt fig. 10. Varje rad i detta minne representerar en tagg från en särskild port 2.n, och varje kolumn representerar en adress till en av utgångsportarna 8.n.
Taggarna lagras i en rad av minnet i D-vippor 45 och låses genom låssignalen, som enligt ovan uppträder på utgången 35 hos OCH- grinden 34 i styrblocket 22. Minnets 44 utgångar leder till ingångar hos en nedan med hänvisning till fig. 11 beskriven dataväljare.
Avkodarnas 38, 42 utgångssignaler matas till radledare 46 resp. kolumnledare 48 hos ett i fig. 9 visat adresseringsblock 50, som skapar låspulser för ett minne för schemaläggningsdata, som beskrivs närmare nedan med hänvisning till fig. 12 och 13.
Till rad- resp. kolumnledarna 38 och 42 är de respektive in- gångarna hos OCH-grindar 52 anslutna, varför sålunda en kom- STS 1&§Wfi5§¶.::=;fi ...vn-z z --:-; , _ » .. » u nu a n a 10 bination av signaler - en aktiverad signal per avkodare 38 resp. 42 - aktiverar utgången hos en av dessa OCH-grindar. Blocket 50 innehåller även ELLER-grindar 54, hos vilka en ingång är an- sluten till en motsvarande OCH-grinds 52 utgång, och den andra ingången är ansluten till utgången SHift hos styrblocket 22.
Utgångarna hos ELLER-grindarna 54 aktiveras alla när SHift hos styrblocket 22 aktiveras. Närhelst antingen SHift-signalen eller avkodarsignalen till en OCH-grind 52 aktiveras, kommer således utgången hos ELLER-grinden 54 ansluten till denna sär- skilda OCH-grind 52 att aktiveras. ELLER-grindarnas 54 utgångar är anslutna till den ena ingången hos varsin OCH-grind 56. Den andra ingången hos varje OCH-grind 56 är ansluten för mottagning av klocksignalen K, och dess utgång bildar en av adresserings- blockets 50 utgångar 58, varför på den senare uppträdande signa- ler synkroniseras med klockan.
Adresseringsblocket 50 klockar antingen en lagringsposition hos ett nedan närmare beskrivet taggminne 60 för schemalagda begäranden (fig. 13), som representerar en särskild ingångsport och utgående transmissionscykel, eller alla lagringspositioner.
En i fig. 11 visad dataväljare 62 har som nämnts ovan in- gångar 64 anslutna till minnets 44 utgångar, och styringångar 66, 68, 70, 72 anslutna till avkodarens 38 utgång. Dataväljaren 62 avger en av taggarna från minnet 44 på en av sina utgångar 73 när tillhörande styringång 66-72 aktiveras.
Fig. 12 visar ett block 74 med en vippa 75 och en ingångsväl- jare bestående av OCH-grindar 76, 77 och en ELLER-grind 78.
Styringångar 80 och 82 är anslutna till den ena ingången hos varsin av grindarna 76, 77. När en av styringångarna 80, 82 aktiveras och vippan 75 klockas, låses datat på den dataingång, som svarar mot den aktiverade styringången och presenteras på vippans 75 utgång 84.
En grupp block 74 av det i fig. 12 visade slaget ingår i det i fig. 13 visade minnet 60 för schemalagda begäranden. Varje rad i gruppen kan ta emot en tagg.
Fig. 14 visar en instans av konfliktkontrollblocket. Kon- fliktkontrollblocket kontrollerar en tagg åt gången från minnet för anländande taggar mot en tillhörande instans av minnet för schemalagda taggar.
Utgångarna från den i fig. 11 visade dataväljaren 62 är 515 14&ww¿IJM.:::=@ an' Klin-Ho: z ";'; i n ,,.. __' g_u ,,....... c n o ll anslutna till ingångar 85 hos vart och ett av fyra konflikt- kontrollblock 86 enligt fig. 14. Bitarna hos en utpekad tagg matas till den ena ingången hos ICKE-OCH-grindar 88, 90, 92, 94 hos varje konfliktkontrollblock. Varje konfliktkontrollblock 86 är även anslutet till ett tillhörande av de fyra taggminnena 60 för schemalagda begäranden enligt fig. 13. Utgångarna 96 för alla rader och kolumner hos minnena 60 är anslutna radvis till ICKE-ELLER-grindar 98, 100, 102, 104, och kolumnvis till ELLER- grindar 106, 108, 110, 112. ICKE-ELLER-grindarna 98-104 noll- ställer sina utgångar när en godtycklig bit på deras respektive rader ett-ställs. En av raderna utpekas av OCH-grindar 114, 116, 118, 120 och en ELLER-grind 122, vars utgång är ansluten till en av fem ingångar hos en OCH-grind 124. Utgångarna från ELLER- grindarna 106-112 ett-ställs när en godtycklig bit på deras respektive kolumner ett-ställs. ICKE-OCH-grindarnas 88-94 resp. andra ingång är ansluten till utgången hos varsin av ELLER- grindarna 106, 108, 110 resp. 112. ICKE-OCH-grindarna 88-94 nollställer därför sina utgångar när deras respektive på in- gången 85 erhållna taggbitar och en godtycklig av de från mots- varande ELLER-grind 106-112 erhållna bitarna i en kolumn ett- ställs. ICKE-OCH-grindarnas 88-94 utgångar bildar varsin av OCH- grindens 124 övriga ingångar. OCH-grindens 124 utgång ett-ställs därmed när det ej finns några ett-ställda bitar i den utpekade raden, och ett-ställda taggbitar på ingången 85 inte finns på samma kolumner som ett-ställda bitar i taggminnena. En anlän- dande tagg kommer då eventuellt att kunna placeras i minnet 60 för schemalagda begäranden, vilket framgår av det följande.
Alla OCH-grindars 124 utgångar är anslutna till prioritetsko- daren 40 hos styrblocket 22, varför de av prioritetskodarens ingångar P0-P3 kommer att ett-ställas, som motsvarar transmis- sionscykler, i vilka celler med framgång kan schemaläggas.
Prioritetskodaren 40 kodar den högsta ordningens ingång till ett binärt (2-bits) ord och en ENable-signal. Utgången hos priori- tetskodaren 40 bildar den tidigaste utgående transmissionscykeln (om det finns någon), som ej förorsakar cellkonflikt för cellen som skall schemaläggas. Alla prioritetskodarens 40 utgångar ansluts till avkodarens 42 ingångar och till ej visade vippor och anordning som arrangerar sändning av schemaläggningsinforma- tion till portarna. Avkodarens 42 utgångar är anslutna till 515148 íz. _. n . kolumnvalsingångar hos adresseringsblocket 50, en utgång per kolumn. Adresseringsblockets kolumner representerar sålunda utgående transmissionscykler.
Den anländande taggen hos en rad, som bearbetas, matas till ingångarna hos alla taggminnen 60 för schemalagda begäranden, men från adresseringsblocket 50 kommer en låspuls endast till den lagringsposition i taggminnena, som representerar en port, från vilken den bearbetade begäran kommer, och en utgående transmissionscykel, i vilken konflikt inte kommer att uppstå, varigenom taggen endast klockas in i denna lagringsposition.
Vid uppträdande av tillstånd där SHift aktiveras, kommer avkodaren innefattande inverteraren 36 att bringa ingångsväl- jaren ingående i blocket i fig. 12 att välja den andra dataing- ången. Dessa ingångar och utgångar 84 är så anslutna att en dataskiftning utförs när vipporna klockas.
I var och en av portarna 2.n förekommer det ett fördröjnings- organ av i fig. 16 visat slag. I avvaktan på schemaläggningsin- formation från schemaläggaren mellanlagras en utifrån systemet inkommande cell i en ej visad cellbuffert i porten. Cellen presenteras på ingången "CELL IN" hos samtliga i fördröjnings- organet ingående block 130 för ytterligare fördröjning av cel- ler, men lagras endast i D-vippor 152 i det block 130, vars ingång "STORE" är ett-ställd. Med ledning av från kärnan in- kommande schemaläggningsinformation, som presenteras för in- gångarna "SCHEDULING INFO", presenteras cellen på utgång "CELL OUT" vid den tidpunkt, vid vilken cellen skall skickas till porten, såsom kommer att beskrivas närmare nedan.
Ett block av ovan nämnt slag visas även i närmare detalj i fig. 17, varvid en i detsamma ingående tillståndsmaskin 132 visas i fig. 18 tillsammans med tillhörande tillståndsgraf 133, tabell 134 med tillståndsväxlingsvillkor samt tillståndstabell 135.
Vart och ett av blocken 130 har en utgång "FREE" (ledig), som då den är ett-ställd markerar att motsvarande buffert kan lagra en ny cell. Dessa utgångar från blocken 130 påföres ingångar P0, P1 resp. P2 hos en prioritetskodare 136. Prioritetskodaren 136 har en utgång EN (för ENable) ansluten till en ingång hos en OCH-grind 138, som på i fig. 16 visat sätt med en andra ingång är ansluten för att mottaga en flagga "VALID SOURCE CELL FLAG". »una-g . , u o .- 515...1,m4,få 13" När den är ett-ställd markerar denna flagga att utifrån systemet inkommande cell inte är en tomgångscell. OCH-grindens 138 utgång är ansluten till en ingång EN (för ENable) hos en avkodare 140.
Då OCH-grindens båda ingångar är ett-ställda, vilket sker då flaggan "VALID SOURCE CELL FLAG" och minst en av ingångarna P0, P1 eller P2 är ett-ställd, ett-ställs utgången på OCH-grinden 138, och därmed någon av utgångar Y0, Yl eller Y2 från avkodaren 140, svarande mot den högsta ordningens ingång som är aktiverad av prioritetskodarens 136 ingångar P0, P1 och P2. Detta medför att en cellbuffert 141 hos det av blocken 130 som får sin ingång "STORE" ett-ställd, kommer att laddas med cellen, och att den med ledning av schemaläggningsinformationen mottagen i samma block presenteras på cellbuffertens utgång "CELL OUT" i den transmissionscykel, i vilken cellen skall skickas till porten.
Genom ELLER-grindar 142 presenteras cellen på fördröjningsorga- nets utgång 144, eftersom bara en buffert i taget kan ha ett- ställda utgångar.
De i vart och ett av blocken 130 ingående organen för att presentera en cell från en cellbuffert 141 i rätt transmis- sionscykel innefattar tillståndsmaskinen 132, som ger låssignal på utgång "LATCH", räknar ned det antal transmissionscykler som anges av schemaläggningsinformationen, vilken mottages på in- gångarna "SCHEDULING INFO", och ger utläsningssignal på utgång "DISPATCH" när nedräkning skett.
Tillståndsgrafen 133 i fig. 18 visar tillstånden och de tillståndsövergångar som sker när tillståndsmaskinen räknar ned tiden. Tillståndet S00 är vilotillstånd, i vilket tillståndsma- skinen befinner sig när cellen sänts iväg och ingen ny cell skall lagras i den cellbufferten. Tillståndet S10 avser utläs- ning av cellen i den omedelbart förestående transmissionscykeln, medan S20, S30 och S40 avser utläsning efter nedräkning.
Tabellen 134 med tillståndväxlingsvillkor visar övriga tillståndsövergångar. Till vilotillståndet S00 kommer till- ståndsmaskinen från S00 (samma tillstånd), S10, S20, S30 eller S40. Till S10, S21, S32 och S43 kommer tillståndsmaskinen an- tingen från vilotillståndet eller från tillståndet S10 (samma tillstånd), S20, S30 eller S40. Till S10 kommer tillståndsmaski- nen om cellen skall skickas i den omedelbart förestående trans- missionscykeln, medan ankomst till S21, S32 och S43 sker om . - v n nu ,|-v.= 515 ...1,¶§:. i4" cellen skall fördröjas ytterligare transmissionscykler.
I tíllståndtabellen 135 visas utgångarnas status i olika tillstånd. "FREE" är ett-ställd endast i tillståndet S00.
"LATCH" är ett-ställd i tillstånden sio, s21, s32 och s43.
"DISPATCH" är ett-ställd i tillståndet! S10, S20, S30 Och S40.
För att erhålla en motfasklocka till tillståndsmaskinen 132 tillförs klocksignalen till "CLOCK" via en inverterare 146.
En OCH-grind 148 och D-vippa 150 är anslutna till utgången "LATCH" resp. "DISPATCH" hos tillståndsmaskinen 132. Klocksigna- len är också ansluten till OCH-grindens 148 andra ingång och D- vippans 150 klockingång, varigenom synkronisering sker av signa- lerna "LATCH" och "DISPATCH" med klockan. Utgången från OCH- grinden 148 går till klockingångar hos D-vippor 152.1 - 152.n, vilka tillsammans bildar cellbufferten 141, och vilkas datain- gång D är ansluten till ingången "CELL IN" hos blocket 130.
Utgången från D-vippan 150 är ansluten till en ingång hos OCH- grindar 154.1 - 154.n, hos vilka en andra ingång är ansluten till en respektive utgång hos D-vipporna 152.1 - 152.n. OCH- grindarnas 154 utgång är ansluten till utgången "CELL OUT" hos blocket 130. Således styrs klockningen av cellbufferten 129 via OCH-grinden 148 av signalen "LATCH", och presentationen av cellen på blockets 130 utgång "CELL OUT" via D-vippan 150 av signalen "DISPATCH".
Klockpulserna kommer synkront och i fas med utgående trans- missionscykler. I samma transmissionscykel som schemaläggnings- informationen för en cell inkommer måste den, och "STORE" vara stabila vid den tidpunkt då tillståndsmaskinen klockas.
I fig. 19 visas ett som exempel angivet kopplingsscenario för att demonstrera ett möjligt uppträdande hos systemet. Fem kom- pletta konsekutiva transmissionscykler för port-till-kärna och kärna-till-port visas och markeras nedtill i figuren.
För att markera tagg, cell och schemaläggningsinformation i fig. 19 används samma begrepp och hänvisningsbeteckningar som beskrivits med hänvisning till, och visats i fig. 2-6. Olika uppsättningar av sammanhörande tagg, cell och schemaläggningsin- formation särskiljs från varandra dels genom tillägg av olika, men för taggen, cellen och schemaläggningsinformationen gemen- sam, liten bokstav efter respektive hänvisningsbeteckning, dels olika skraffering i figuren. 51 5... ïfïfå isU Varje tagg markeras med en följd av fyra lika stora rektangu- lära fält, svarande mot fälten 14.1-14.4 i fig. 2 och liksom där markerande en bit. Detsamma gäller schemaläggningsinformationen med mot fälten 16, b2, bl, b0 i fig. 3 svarande fält. Varje cell markeras liksom i fig. 5 med en liggande, snett avskuren rek- tangel.
Raderna A1 och A2 betecknar transmissionscykel för port-till- kärna resp. kärna-till-port med avseende på en första port, som kan tänkas svara mot porten 2.1 i fig. 1. Detsamma gäller för raderna Bl och B2, Cl och C2, Dl och D2 med avseende på portarna 2.2, 2.3 resp. 2.4.
Under den första transmíssionscykeln tillförs, såsom framgår av rad Al, en tagg 14a till kärnan från port 1. Med taggen 14a tillförs även en cell 17, som enligt vad som sagts tidigare ej hör samman med taggen l4a. Taggen l4a indikerar en begäran att sända en cell till port 3, genom att dess tredje bit (l4.3) är ettställd, markerat med en skraffering av fältet i fråga.
Eftersom inga andra begäranden att sända celler till port 3 uppträder schemaläggs den till taggen 14a hörande cellen l7a med en bestämd minsta fördröjning såsom på rad A2 framgår av schema- läggningsinformationen l5a från kärnan till port 1 i transmis- sionscykel 2 (alla bitar b2, bl och b0 nollställda). Den i det exemplifierade systemet bestämda minsta fördröjningen är två transmissionscykler. Port 1 mottager schemaläggningsinformatio- nen 15a och vidarebefordrar följaktligen cellen l7a till kärnan i transmissionscykel 3, såsom visas på rad A1. Kärnan markerar, rad C2, i transmissionscykel 3 i riktning kärna-till-port 3 att cellen l7a är giltig, såsom framgår av flaggan l6a. I samma transmissionscykel skickar kärnan cellen l7a till porten 3 med ett minimum dt av ytterligare fördröjning och praktiskt taget ingen buffertering.
Tre taggar 14b, 140 resp 14d på rad Bl, Cl resp. C3 med konfliktande celldestinationer till port 1, såsom framgår av respektive första fält (l4.l i fig. 2) tillförs kärnan under transmissionscykel 1. Taggen 14c hos port 3 anger att tillhöran- de cell har flera destinationer, nämligen förutom port 1 även port 4 (fälten 14.1 och 14.4 i fig. 2). Konfliktbehandlings- algoritmen, som ligger i kärnan, har tilldelat olika sändnings- tider till de mot taggarna 14b, 14c och 14d svarande cellerna 515148 ió.. .. från port 2, 3, och 4 med gemensam destination till port 1.
Beroende på tillståndsmaskinens 24 tillstånd i exemplet, kommer taggen 14b från port 3 att behandlas först i kärnan, jfr schema- läggningsinformationen 15c på rad C2, och därmed erhålla den tidigaste sändningstiden, varefter följer port 4 och 2. Cellen 17c från port 3 skickas således till port 1 och 4 i transmis- sionscykel 3, jfr rad C1 för riktning till kärnan, och raderna A2 och D2 för riktning till respektive port. Cellen 17d till- sammans med ej samhörande tagg skickas från port 4 till kärnan, jfr rad D1, och därifrån till port 1 i transmissionscykel 4, jfr rad A2. Cellen 14b tillsammans med ej samhörande tagg skickas från port 2 till kärnan, jfr rad Bl, och därifrån till till port 1 i transmissionscykel 5.
Medan den schemalagda cellen 17d hos port 4, med destina- tionsport 1, väntar på att vidarebefordras, schemaläggs en ny cell 17e från port 4 med destinationsport 3. Cellen 17e till- delas transmissionscykel 5, jfr rad D1 och C2, eftersom tidigare schemalagd cell från port 4 skall vidarebefordras i transmis- sionscykel 4. Medan den schemalagda cellen 17b i port 2, med destinationsport 1, väntar på att vidarebefordras, schemaläggs och vidarebefordras en annan cell 17f från port 2 till port 3, jfr rad Bl och C2.

Claims (12)

..1,.:4.ö8;. i7U Patentkrav.
1. Cellväljare med ett flertal väljarportar (2.n), var och en dubbelriktat ansluten till en väljarkärna (4) medelst två i varsin riktning förlöpande transmissionskanaler, taggningsorgan i väljarportarna för att med ledning av adres- seringsinformation i varje till väljaren inkommande cells (17) huvud (18) skapa en till respektive cell hörande tagg (14) med information som möjliggör dirigering av cellen genom väljarkär- nan till rätt väljarport, organ för att skicka varje till väljaren inkommande cell genom väljarkärnan med användning av informationen hos den till cellen hörande taggen, kännetecknad av schemaläggningsorgan (fig. 15) i väljarkärnan för att från väljarportarna mottaga till celler hörande och i förväg sända taggar, en för varje cell, och för schemaläggning med ledning av i taggarna ingående dirigeringsinformation åstadkomma schema- läggningsinformation om en sändningstid från väljarporten för respektive cell, under vilken cellen kan skickas genom väljar- kärnan utan att konflikt uppstår med andra celler för vilka schemaläggning begärts, och för att skicka denna schemalägg- ningsinformation till respektive cells ursprungsport, samt fördröjningsorgan i väljarportarna för att där kvarhålla cellerna och skicka dem till väljarkärnan på deras respektive schemalagda sändningstider.
2. Väljare enligt krav 1, kännetecknad av att en tagg och motsvarande cell överförs under olika transmissionscykler från den motsvarande porten (2.n) till kärnan (4).
3. väljare enligt krav 2, kännetecknad av att mellan trans- missionscykeln för överföring av en tagg, och transmissionscy- keln för överföring av motsvarande cell, föreligger det en tidsfördröjning av ett minsta antal transmissionscykler, som krävs för att medge bearbetning för att undvika konflikt.
4. Väljare enligt krav 2 eller 3, kännetecknad av att under varje transmissionscykel kan en schemalagd cell tillsammans med en senare, ännu inte schemalagd cells tagg överföras i riktning från porten till kärnan. 515148 .... , ..... -flgfl ' ... .... ia
5. Väljare enligt något av krav 1-4, kännetecknad av att från kärnan till porten sänds cellen tillsammans med schemaläggnings- information för en senare cell och en flagga för giltig cell.
6. Väljare enligt något av krav 1-5, kännetecknad av att en ogiltig tagg anger för kärnan att ingen ny cell väntar på att bli schemalagd.
7. Väljare enligt något av föregående patentkrav, känneteck- nad av att de från portarna ivägsända taggarna, som innehåller dirigeringsinformation, var och en implicit innehåller en be- gäran om tilldelning av en transmissionscykel.
8. väljare enligt krav 7, kännetecknad av att nämnda schema- läggningsorgan bearbetar alla sådana begäranden, ett åt gången, under en transmissionscykel, varvid ordningen för bearbetningen ändras för varje transmissionscykel för att uppnå rättvisa mellan portarna.
9. Väljare enligt krav 7 eller 8, kännetecknad av att nämnda schemaläggningsorgan lagrar alla taggar hörande till schemalagda celler.
10. Väljare enligt något av krav 7-9, kännetecknad av att alla taggar lagras så att lagringspositionerna implicit anger de relativa sändningstiderna för deras tillhörande cell, varvid för varje ny transmissionscykel alla taggar skiftas in i nya lag- ringspositioner, som representerar mer närbelägna sändningstider så att sålunda taggarna alltid lagras i lagringspositioner, som reflekterar de relativa sändningstiderna.
11. Väljare enligt något av krav 7-10, kännetecknad av att varje till kärnan anländande tagg kontrolleras parallellt mot taggar hörande till tidigare schemalagda celler med avseende på konfliktrisk.
12. väljare enligt något av krav 7-11, kännetecknad av att misslyckad schemaläggning av en cell indikeras genom uppgivande av en relativ utsändningstid för cellen, som är större än det tillgängliga antalet lagringspositioner.
SE9302176A 1993-06-23 1993-06-23 Styrning av cellväljare SE515148C2 (sv)

Priority Applications (14)

Application Number Priority Date Filing Date Title
SE9302176A SE515148C2 (sv) 1993-06-23 1993-06-23 Styrning av cellväljare
JP7502715A JPH08512179A (ja) 1993-06-23 1994-06-17 セルスイッチ及びこれを通してセルを経路選択する方法
PCT/SE1994/000599 WO1995001031A1 (en) 1993-06-23 1994-06-17 A cell switch and a method for routing cells therethrough
AU70887/94A AU676926B2 (en) 1993-06-23 1994-06-17 A cell switch and a method for routing cells therethrough
EP94919940A EP0705511B1 (en) 1993-06-23 1994-06-17 A cell switch and a method for routing cells therethrough
KR1019950705889A KR100237337B1 (ko) 1993-06-23 1994-06-17 셀 스위칭 및 스위치를 통해 셀을 루팅시키기 위한 방법
CN94192579A CN1073316C (zh) 1993-06-23 1994-06-17 信元交换设备和为信元寻找路由的方法
BR9406843A BR9406843A (pt) 1993-06-23 1994-06-17 Comutador de células e processo de encaminhar células através do mesmo
CA002163342A CA2163342A1 (en) 1993-06-23 1994-06-17 A cell switch and a method for routing cells therethrough
DE69429773T DE69429773T2 (de) 1993-06-23 1994-06-17 Zellenvermittlung und verfahren zur weglenkung von zellen durch diese vermittlung
US08/262,453 US5506841A (en) 1993-06-23 1994-06-20 Cell switch and a method for directing cells therethrough
TW083105772A TW256980B (sv) 1993-06-23 1994-06-24
FI956242A FI956242A0 (sv) 1993-06-23 1995-12-22 Cellkoppling och förfarande för styrning av cellerna via denna
NO955275A NO955275L (no) 1993-06-23 1995-12-22 Cellesvitsj og fremgangsmåte for ruting av celler derigjennom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9302176A SE515148C2 (sv) 1993-06-23 1993-06-23 Styrning av cellväljare

Publications (3)

Publication Number Publication Date
SE9302176D0 SE9302176D0 (sv) 1993-06-23
SE9302176L SE9302176L (sv) 1994-12-24
SE515148C2 true SE515148C2 (sv) 2001-06-18

Family

ID=20390395

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9302176A SE515148C2 (sv) 1993-06-23 1993-06-23 Styrning av cellväljare

Country Status (14)

Country Link
US (1) US5506841A (sv)
EP (1) EP0705511B1 (sv)
JP (1) JPH08512179A (sv)
KR (1) KR100237337B1 (sv)
CN (1) CN1073316C (sv)
AU (1) AU676926B2 (sv)
BR (1) BR9406843A (sv)
CA (1) CA2163342A1 (sv)
DE (1) DE69429773T2 (sv)
FI (1) FI956242A0 (sv)
NO (1) NO955275L (sv)
SE (1) SE515148C2 (sv)
TW (1) TW256980B (sv)
WO (1) WO1995001031A1 (sv)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949781A (en) * 1994-08-31 1999-09-07 Brooktree Corporation Controller for ATM segmentation and reassembly
SE504985C2 (sv) * 1995-05-09 1997-06-09 Ericsson Telefon Ab L M ATM-växelkärna
US6185222B1 (en) 1995-09-28 2001-02-06 Cisco Technology, Inc. Asymmetric switch architecture for use in a network switch node
SE513509C2 (sv) * 1998-10-07 2000-09-25 Net Insight Ab Anordning för routing av datapaket i ett DTM-nät
SE513515C2 (sv) * 1998-10-07 2000-09-25 Net Insight Ab Anordning för routing av asynkron trafik i ett kretskopplat nät
US6449275B1 (en) 1998-12-17 2002-09-10 Telefonaktiebolaget Lm Ericsson (Publ) Internal routing through multi-staged ATM node
US6396811B1 (en) 1998-12-17 2002-05-28 Telefonaktiebolaget Lm Ericsson Segmented performance monitoring of multi-stage ATM node
AU3095000A (en) * 1998-12-18 2000-07-12 Telefonaktiebolaget Lm Ericsson (Publ) Internet protocol handler for telecommunications platform with processor cluster
US7139282B1 (en) * 2000-03-24 2006-11-21 Juniper Networks, Inc. Bandwidth division for packet processing
US7164698B1 (en) 2000-03-24 2007-01-16 Juniper Networks, Inc. High-speed line interface for networking devices
US7356030B2 (en) * 2000-11-17 2008-04-08 Foundry Networks, Inc. Network switch cross point
US7596139B2 (en) 2000-11-17 2009-09-29 Foundry Networks, Inc. Backplane interface adapter with error control and redundant fabric
US20030039256A1 (en) * 2001-08-24 2003-02-27 Klas Carlberg Distribution of connection handling in a processor cluster
EP1309133A1 (de) * 2001-10-31 2003-05-07 Siemens Aktiengesellschaft Verfahren, Empfangseinrichtung und Sendeeinrichtung zur Bestimmung des schnellsten Nachrichtenpfades ohne Uhrensynchronisation
CN1366402B (zh) * 2002-02-05 2010-10-13 威盛电子股份有限公司 分组交换的负载平衡装置
US7649885B1 (en) * 2002-05-06 2010-01-19 Foundry Networks, Inc. Network routing system for enhanced efficiency and monitoring capability
US20120155466A1 (en) 2002-05-06 2012-06-21 Ian Edward Davis Method and apparatus for efficiently processing data packets in a computer network
US7468975B1 (en) 2002-05-06 2008-12-23 Foundry Networks, Inc. Flexible method for processing data packets in a network routing system for enhanced efficiency and monitoring capability
US7187687B1 (en) 2002-05-06 2007-03-06 Foundry Networks, Inc. Pipeline method and system for switching packets
US7180894B2 (en) * 2002-05-29 2007-02-20 Intel Corporation Load balancing engine
US6901072B1 (en) * 2003-05-15 2005-05-31 Foundry Networks, Inc. System and method for high speed packet transmission implementing dual transmit and receive pipelines
US7817659B2 (en) 2004-03-26 2010-10-19 Foundry Networks, Llc Method and apparatus for aggregating input data streams
US8730961B1 (en) 2004-04-26 2014-05-20 Foundry Networks, Llc System and method for optimizing router lookup
US7657703B1 (en) 2004-10-29 2010-02-02 Foundry Networks, Inc. Double density content addressable memory (CAM) lookup scheme
US20060165081A1 (en) * 2005-01-24 2006-07-27 International Business Machines Corporation Deflection-routing and scheduling in a crossbar switch
US8448162B2 (en) * 2005-12-28 2013-05-21 Foundry Networks, Llc Hitless software upgrades
US8238255B2 (en) 2006-11-22 2012-08-07 Foundry Networks, Llc Recovering from failures without impact on data traffic in a shared bus architecture
US7978614B2 (en) 2007-01-11 2011-07-12 Foundry Network, LLC Techniques for detecting non-receipt of fault detection protocol packets
US7929431B2 (en) * 2007-03-19 2011-04-19 Honeywell International Inc. Port rate smoothing in an avionics network
US8037399B2 (en) 2007-07-18 2011-10-11 Foundry Networks, Llc Techniques for segmented CRC design in high speed networks
US8271859B2 (en) 2007-07-18 2012-09-18 Foundry Networks Llc Segmented CRC design in high speed networks
US8149839B1 (en) 2007-09-26 2012-04-03 Foundry Networks, Llc Selection of trunk ports and paths using rotation
US8090901B2 (en) 2009-05-14 2012-01-03 Brocade Communications Systems, Inc. TCAM management approach that minimize movements
US8599850B2 (en) 2009-09-21 2013-12-03 Brocade Communications Systems, Inc. Provisioning single or multistage networks using ethernet service instances (ESIs)
US8776207B2 (en) 2011-02-16 2014-07-08 Fortinet, Inc. Load balancing in a network with session information
CN113472701B (zh) * 2020-03-31 2023-10-10 深圳市中兴微电子技术有限公司 路由信息的处理方法、装置、设备及存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900006793B1 (ko) * 1984-10-18 1990-09-21 휴우즈 에어크라프트 캄파니 패킷 스위치 다중 대기행렬 NxM 스위치 노오드 및 처리 방법
US4621359A (en) * 1984-10-18 1986-11-04 Hughes Aircraft Company Load balancing for packet switching nodes
US4630258A (en) * 1984-10-18 1986-12-16 Hughes Aircraft Company Packet switched multiport memory NXM switch node and processing method
US4817084A (en) * 1986-10-16 1989-03-28 Bell Communications Research, Inc. Batcher-Banyan packet switch with output conflict resolution scheme
IT1196791B (it) * 1986-11-18 1988-11-25 Cselt Centro Studi Lab Telecom Elemento di commutazione per reti di interconnessione multistadio autoinstradanti a commutazione di pacchetto
US4899334A (en) * 1987-10-19 1990-02-06 Oki Electric Industry Co., Ltd. Self-routing multistage switching network for fast packet switching system
EP0405042B1 (en) * 1989-06-29 1994-09-14 International Business Machines Corporation High speed digital packet switching system
US5166926A (en) * 1990-12-18 1992-11-24 Bell Communications Research, Inc. Packet address look-ahead technique for use in implementing a high speed packet switch
US5255265A (en) * 1992-05-05 1993-10-19 At&T Bell Laboratories Controller for input-queued packet switch
US5291482A (en) * 1992-07-24 1994-03-01 At&T Bell Laboratories High bandwidth packet switch

Also Published As

Publication number Publication date
CN1073316C (zh) 2001-10-17
CA2163342A1 (en) 1995-01-05
US5506841A (en) 1996-04-09
AU676926B2 (en) 1997-03-27
KR960703299A (ko) 1996-06-19
KR100237337B1 (ko) 2000-01-15
FI956242A7 (sv) 1995-12-22
NO955275D0 (no) 1995-12-22
CN1126012A (zh) 1996-07-03
SE9302176L (sv) 1994-12-24
TW256980B (sv) 1995-09-11
EP0705511A1 (en) 1996-04-10
WO1995001031A1 (en) 1995-01-05
BR9406843A (pt) 1996-04-16
AU7088794A (en) 1995-01-17
EP0705511B1 (en) 2002-01-30
JPH08512179A (ja) 1996-12-17
DE69429773T2 (de) 2002-08-14
DE69429773D1 (de) 2002-03-14
FI956242A0 (sv) 1995-12-22
SE9302176D0 (sv) 1993-06-23
NO955275L (no) 1996-02-16

Similar Documents

Publication Publication Date Title
SE515148C2 (sv) Styrning av cellväljare
EP0886939B1 (en) Efficient output-request packet switch and method
US5311509A (en) Configurable gigabits switch adapter
EP0198010B1 (en) Packet switched multiport memory nxm switch node and processing method
US8005092B2 (en) Two-dimensional pipelined scheduling technique
US5521916A (en) Implementation of selective pushout for space priorities in a shared memory asynchronous transfer mode switch
US6473428B1 (en) Multi-threaded, multi-cast switch
US9602436B2 (en) Switching device
EP0256701A2 (en) Crosspoint circuitry for data packet space division switches
US7110405B2 (en) Multicast cell buffer for network switch
KR100321784B1 (ko) 중재 지연 내성의 분산형 입력 버퍼 스위치 시스템 및그를 이용한 입력 데이터 처리 방법
US7184443B2 (en) Packet scheduling particularly applicable to systems including a non-blocking switching fabric and homogeneous or heterogeneous line card interfaces
JPH0879271A (ja) セル交換装置及びセル交換システム
GB2381412A (en) Determining transmission priority for data frames from a plurality of queues
US20080320193A1 (en) Information processing apparatus
JP3149143B2 (ja) アクセス調停方式
KR100388491B1 (ko) 패킷 스위치 시스템에서의 패킷 스케쥴링 장치 및 그 방법
JP2007316699A (ja) データ処理装置
US20050063376A1 (en) Switching data packets in an Ethernet switch
JPH03154545A (ja) 高速パケツト交換スイツチ
JP2012103946A (ja) 要求転送装置及び要求転送方法
WO2010040983A1 (en) Switching device

Legal Events

Date Code Title Description
NUG Patent has lapsed