RU98119738A - Полупроводниковое запоминающее устройство - Google Patents
Полупроводниковое запоминающее устройствоInfo
- Publication number
- RU98119738A RU98119738A RU98119738/04A RU98119738A RU98119738A RU 98119738 A RU98119738 A RU 98119738A RU 98119738/04 A RU98119738/04 A RU 98119738/04A RU 98119738 A RU98119738 A RU 98119738A RU 98119738 A RU98119738 A RU 98119738A
- Authority
- RU
- Russia
- Prior art keywords
- memory device
- semiconductor memory
- lines
- bit lines
- storage cells
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 15
- 210000000352 storage cell Anatomy 0.000 claims 8
- 210000004027 cells Anatomy 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Claims (10)
1. Полупроводниковое запоминающее устройство с множеством запоминающих ячеек, расположенных на полупроводниковой подложке в местах пересечения разрядных линий и линий слов, и которые для программирования содержанием данных являются управляемыми посредством схемы управления линий слов и схемы управления разрядных линий, причем запоминающим ячейкам линии слов (WL0 - WL3) приданы в соответствие расположенные вдоль разрешающей разрядной линии и управляемые посредством расположенной и управляемой отдельно и независимо от схемы управления разрядных линий схемой управления разрешающих разрядных линий разрешающие запоминающие ячейки, на которые для отпирания запоминающих ячеек приданной в соответствие линии слов (WL0 - WL3) подается разрешающее значение, и причем предусмотрено множество m разрешающих разрядных линий для свободно выбираемой занятости множества 2m областей программ запоминающих ячеек полупроводникового запоминающего устройства, отличающееся тем, что полупроводниковое запоминающее устройство содержит компаратор, один вход (X) которого соединен с разрешающими разрядными линиями, а на другой вход (Y) которого является прикладываемым управляющий сигнал от микропроцессорной схемы, причем компаратор при неравенстве значений на его обоих входах производит выходной сигнал.
2. Полупроводниковое запоминающее устройство по п. 1, отличающееся тем, что предусмотрено запоминающее устройство таблиц прав доступа для запоминания таблицы прав доступа для установления прав доступа 2m областей программ.
3. Полупроводниковое запоминающее устройство по п. 2, отличающееся тем, что таблица прав доступа интегрирована внутри множества k разрешающих разрядных линий.
4. Полупроводниковое запоминающее устройство по любому из пп. 1-3, отличающееся тем, что расположенные вдоль мест пересечения разрядных линий и линий слов запоминающие ячейки и расположенные вдоль мест пересечения линий слов и разрешающих разрядных линий запоминающие ячейки являются управляемыми совместно посредством предусмотренной в схеме управления линий слов драйверной схемы.
5. Полупроводниковое запоминающее устройство по любому из пп. 1-4, отличающееся тем, что для адресования как запоминающих ячеек, так и разрешающих запоминающих ячеек предусмотрена общая схема декодирования адреса.
6. Полупроводниковое запоминающее устройство по любому из пп. 1-5, отличающееся тем, что схема управления разрешающих разрядных линий (11) имеет схему инициализации для установления разрешающих значений разрешающих запоминающих ячеек разрешающей разрядной линии.
7. Полупроводниковое запоминающее устройство по любому из пп. 1-6, отличающееся тем, что предусмотрена микропроцессорная схема для выполнения программы операционной системы и по меньшей мере одной программы пользователя, причем микропроцессорная схема при вызове или, соответственно, выполнении программы инициализации выдает управляющий сигнал на схему управления разрешающих разрядных линий, посредством которого является активируемой приданная программе пользователя область памяти полупроводникового запоминающего устройства.
8. Полупроводниковое запоминающее устройство по п. 7, отличающееся тем, что микропроцессорная схема при вызове или, соответственно, выполнении программы пользователя прикладывает управляющий сигнал через одну или несколько управляющих линий к компаратору, который соединен с одной или несколькими разрешающими разрядными линиями, и со своей стороны выдает управляющий сигнал к микропроцессорной схеме в случае, если программа пользователя обуславливает нарушение права доступа или нарушение права действия, причем понятие "действие" охватывает функции считывание, запись или стирание.
9. Полупроводниковое запоминающее устройство по любому из пп. 1-8, отличающееся тем, что дополнительно предусмотрено множество п разрешающих разрядных линий для установления возможных действий, то есть функций считывание, запись или стирание.
10. Карта со встроенной микросхемой, которая содержит полупроводниковое запоминающее устройство по пп. 1-9.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19612439.5 | 1996-03-28 | ||
| DE19612439A DE19612439C2 (de) | 1996-03-28 | 1996-03-28 | Halbleiterspeichervorrichtung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU98119738A true RU98119738A (ru) | 2000-08-27 |
| RU2169951C2 RU2169951C2 (ru) | 2001-06-27 |
Family
ID=7789782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU98119738/09A RU2169951C2 (ru) | 1996-03-28 | 1997-03-24 | Полупроводниковое запоминающее устройство |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6034902A (ru) |
| EP (1) | EP0890172B1 (ru) |
| JP (1) | JPH11507164A (ru) |
| KR (1) | KR20000005052A (ru) |
| CN (1) | CN1214793A (ru) |
| AT (1) | ATE193783T1 (ru) |
| BR (1) | BR9708365A (ru) |
| DE (2) | DE19612439C2 (ru) |
| ES (1) | ES2148963T3 (ru) |
| RU (1) | RU2169951C2 (ru) |
| WO (1) | WO1997037352A1 (ru) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3209733B2 (ja) * | 1999-09-17 | 2001-09-17 | 富士通株式会社 | 不揮発性半導体記憶装置 |
| US7089360B1 (en) * | 2000-03-22 | 2006-08-08 | Intel Corporation | Shared cache wordline decoder for redundant and regular addresses |
| US6665201B1 (en) * | 2002-07-24 | 2003-12-16 | Hewlett-Packard Development Company, L.P. | Direct connect solid-state storage device |
| US9959544B2 (en) * | 2003-05-22 | 2018-05-01 | International Business Machines Corporation | Updating an application on a smart card and displaying an advertisement |
| US8402448B2 (en) * | 2008-09-18 | 2013-03-19 | Infineon Technologies Ag | Compiler system and a method of compiling a source code into an encrypted machine language code |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3318123A1 (de) * | 1983-05-18 | 1984-11-22 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung mit einem datenspeicher und einer ansteuereinheit zum auslesen, schreiben und loeschen des speichers |
| DE3321725A1 (de) * | 1983-06-16 | 1984-12-20 | Telefunken electronic GmbH, 7100 Heilbronn | Tuner fuer wenigstens zwei frequenzbereiche |
| US4744062A (en) * | 1985-04-23 | 1988-05-10 | Hitachi, Ltd. | Semiconductor integrated circuit with nonvolatile memory |
| US5155829A (en) * | 1986-01-21 | 1992-10-13 | Harry M. Weiss | Memory system and method for protecting the contents of a ROM type memory |
| DE4115152C2 (de) * | 1991-05-08 | 2003-04-24 | Gao Ges Automation Org | Kartenförmiger Datenträger mit einer datenschützenden Mikroprozessorschaltung |
| FR2683357A1 (fr) * | 1991-10-30 | 1993-05-07 | Philips Composants | Microcircuit pour carte a puce a memoire programmable protegee. |
| KR940005696B1 (ko) * | 1991-11-25 | 1994-06-22 | 현대전자산업 주식회사 | 보안성 있는 롬(rom)소자 |
| US5923586A (en) * | 1996-11-05 | 1999-07-13 | Samsung Electronics, Co., Ltd. | Nonvolatile memory with lockable cells |
| US5875131A (en) * | 1997-12-10 | 1999-02-23 | Winbond Electronics Corp. | Presettable static ram with read/write controller |
-
1996
- 1996-03-28 DE DE19612439A patent/DE19612439C2/de not_active Expired - Fee Related
-
1997
- 1997-03-24 ES ES97918054T patent/ES2148963T3/es not_active Expired - Lifetime
- 1997-03-24 DE DE59701848T patent/DE59701848D1/de not_active Expired - Fee Related
- 1997-03-24 RU RU98119738/09A patent/RU2169951C2/ru active
- 1997-03-24 EP EP97918054A patent/EP0890172B1/de not_active Expired - Lifetime
- 1997-03-24 KR KR1019980707679A patent/KR20000005052A/ko active IP Right Grant
- 1997-03-24 JP JP9534803A patent/JPH11507164A/ja active Pending
- 1997-03-24 WO PCT/DE1997/000597 patent/WO1997037352A1/de active IP Right Grant
- 1997-03-24 AT AT97918054T patent/ATE193783T1/de not_active IP Right Cessation
- 1997-03-24 US US09/155,630 patent/US6034902A/en not_active Expired - Fee Related
- 1997-03-24 BR BR9708365A patent/BR9708365A/pt not_active Application Discontinuation
- 1997-03-24 CN CN97193440A patent/CN1214793A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966727A (en) | Combination flash memory and dram memory board interleave-bypass memory access method, and memory access device incorporating both the same | |
| US4648076A (en) | Circuit having a data memory and addressing unit for reading, writing and erasing the memory | |
| US4332009A (en) | Memory protection system | |
| KR940020228A (ko) | 데이타 기억장치 | |
| ATE180587T1 (de) | Gesicherte speicherkarte | |
| KR920008598A (ko) | 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템 | |
| KR100558486B1 (ko) | 비휘발성 반도체 메모리 장치 및 이 장치의 원 타임프로그래밍 제어방법 | |
| KR940010110A (ko) | 부트블록(Boot Block)형 또는 표준형 플래쉬 메모리장치에서 선택적으로 사용할 수 있는 전기적인 소거가 가능한 영속성 반도체 메모리장치 | |
| KR910008581A (ko) | 마이크로 콘트롤러 | |
| US5383161A (en) | IC card with decoder for selective control for memory storage | |
| KR910006995A (ko) | 전기적 소거 및 기입 가능형 불휘발성 반도체 기억장치 | |
| RU98119738A (ru) | Полупроводниковое запоминающее устройство | |
| DE3473520D1 (en) | Circuit arrangement comprising a memory and an access control unit | |
| KR910014813A (ko) | 반도체메모리시스템 | |
| KR20000005055A (ko) | 다수의 전자 회로성분을 갖는 회로장치 | |
| EP0347194A3 (en) | Non-volatile semi-conductor memory device | |
| KR20000005052A (ko) | 반도체 저장 장치 | |
| KR950020310A (ko) | 종합회로카드 | |
| JPH0697442B2 (ja) | マイクロコンピユ−タ | |
| KR20000060880A (ko) | 특정 어드레스의 메모리 블록 프로텍션 회로 | |
| KR900005315A (ko) | 데이타 처리시스템의 개발방법 및 데이타 처리용 반도체 집적회로 | |
| KR0179153B1 (ko) | 램 초기화 회로 | |
| KR20000044374A (ko) | 메모리장치의 데이터 어드레스 제어회로 | |
| JPH0673116B2 (ja) | 情報処理装置 | |
| KR960018985A (ko) | 비휘발성 메모리를 내장한 1칩 마이크로컴퓨터 |