JPH0673116B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0673116B2 JPH0673116B2 JP61168634A JP16863486A JPH0673116B2 JP H0673116 B2 JPH0673116 B2 JP H0673116B2 JP 61168634 A JP61168634 A JP 61168634A JP 16863486 A JP16863486 A JP 16863486A JP H0673116 B2 JPH0673116 B2 JP H0673116B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- program
- read
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Storage Device Security (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置、特にプログラムのデバッグ機構
を有する情報処理装置に関するものである。
を有する情報処理装置に関するものである。
従来、書き込み，消去可能読み出し専用メモリ（EPRO
M）を内蔵した情報処理装置において、使用者が自由に
プログラムを書き込み、消去出来るEPROMに書込まれた
プログラムに対して、そのデバックデータチエックが容
易な様に外部からプログラムメモリをアクセスしてプロ
グラムの内容をチエック可能な機能が付加されている場
合に、第３者によりデバッグ機能を利用して書き込まれ
ているプログラムメモリの内容を知られない様に、制御
信号発生回路内にEPROMセルを設け、EPROMセルの状態に
よって出力制御信号の電位を固定し、外部からプログラ
ムメモリに書き込まれたデータの読み出し要求の入力信
号が与えられてもプログラムデータの読み出しを実行さ
せない手段をとっていた。
M）を内蔵した情報処理装置において、使用者が自由に
プログラムを書き込み、消去出来るEPROMに書込まれた
プログラムに対して、そのデバックデータチエックが容
易な様に外部からプログラムメモリをアクセスしてプロ
グラムの内容をチエック可能な機能が付加されている場
合に、第３者によりデバッグ機能を利用して書き込まれ
ているプログラムメモリの内容を知られない様に、制御
信号発生回路内にEPROMセルを設け、EPROMセルの状態に
よって出力制御信号の電位を固定し、外部からプログラ
ムメモリに書き込まれたデータの読み出し要求の入力信
号が与えられてもプログラムデータの読み出しを実行さ
せない手段をとっていた。
第２図にその一例を示す。読み出し禁止用EPROMセル14
を使用してプログラムメモリ1,6にデータバス12を通し
てデータの書き込み，読み出しを行なう情報処理装置の
構成を表わしたブロック図である。
を使用してプログラムメモリ1,6にデータバス12を通し
てデータの書き込み，読み出しを行なう情報処理装置の
構成を表わしたブロック図である。
プログラムメモリにデータの書き込みを行なう場合、ア
ドレスが指定されるとアドレスバス13を通してデコーダ
３に入力される。デコーダ３ではアドレスをデコード
し、プログラムメモリ１上のメモリセルを選択する。こ
のときデータバス12からデータが書き込み回路４に入力
され、選択されたメモリセルに書き込まれる。プログラ
ムメモリ６にデータの書き込みを行なう場合も同様に、
デコーダ８によってメモリセルが選択され、書き込み回
路９によってデータが書き込まれる。
ドレスが指定されるとアドレスバス13を通してデコーダ
３に入力される。デコーダ３ではアドレスをデコード
し、プログラムメモリ１上のメモリセルを選択する。こ
のときデータバス12からデータが書き込み回路４に入力
され、選択されたメモリセルに書き込まれる。プログラ
ムメモリ６にデータの書き込みを行なう場合も同様に、
デコーダ８によってメモリセルが選択され、書き込み回
路９によってデータが書き込まれる。
書き込まれたデータに対してデバックを行なうため、デ
ータの読み出しをする場合、アドレスがアドレスバス13
によってデコーダ３に入力され、プログラムメモリ１上
のメモリセルが選択される。読み出し回路５によってデ
ータが読み出され、マルチプレクサ18に入力される。プ
ログラムメモリ６のメモリセルが選択され、読み出し回
路10によって読み出されたデータもマルチプレクサ18に
入力されるため、ここでどちらか一方のデータが選択さ
れ、AND回路19に入力される。このとき、デコーダ15に
よって読み出し禁止用EPROMセル14が選択され、読み出
し回路16によって内容が読み出されAND回路19に入力さ
れる。メモリセルに書き込んだ状態を“0"とし、初期状
態及び消去後を“1"とすれば、現在読み出し禁止用EPRO
Mセル14に書き込まれていないため、その内容は全て
“1"となっている。そのため、AND回路でプログラムメ
モリのデータとEPROMセル14の内容の各ビットの論理積
をとられてもプログラムメモリのデータはそのままデー
タバス12に出力される。
ータの読み出しをする場合、アドレスがアドレスバス13
によってデコーダ３に入力され、プログラムメモリ１上
のメモリセルが選択される。読み出し回路５によってデ
ータが読み出され、マルチプレクサ18に入力される。プ
ログラムメモリ６のメモリセルが選択され、読み出し回
路10によって読み出されたデータもマルチプレクサ18に
入力されるため、ここでどちらか一方のデータが選択さ
れ、AND回路19に入力される。このとき、デコーダ15に
よって読み出し禁止用EPROMセル14が選択され、読み出
し回路16によって内容が読み出されAND回路19に入力さ
れる。メモリセルに書き込んだ状態を“0"とし、初期状
態及び消去後を“1"とすれば、現在読み出し禁止用EPRO
Mセル14に書き込まれていないため、その内容は全て
“1"となっている。そのため、AND回路でプログラムメ
モリのデータとEPROMセル14の内容の各ビットの論理積
をとられてもプログラムメモリのデータはそのままデー
タバス12に出力される。
プログラムメモリへのデータの書き込み、デバッグの終
了後、メモリに書き込まれたデータの機密保護をする場
合は、デコーダ15によって読み出し禁止用EPROMセルを
選択し、書き込み回路17で“0"を書き込む。AND回路９
でプログラムメモリのデータとEPROMセルの内容の各ビ
ットの論理積をとっているため、プログラムメモリの各
ビットの内、特定のビットの読み出しを禁止したい場合
は、読み出しを禁止したいビットを“0"にしたデータを
データバス12から書き込み回路17によって書き込む事で
実現できる。
了後、メモリに書き込まれたデータの機密保護をする場
合は、デコーダ15によって読み出し禁止用EPROMセルを
選択し、書き込み回路17で“0"を書き込む。AND回路９
でプログラムメモリのデータとEPROMセルの内容の各ビ
ットの論理積をとっているため、プログラムメモリの各
ビットの内、特定のビットの読み出しを禁止したい場合
は、読み出しを禁止したいビットを“0"にしたデータを
データバス12から書き込み回路17によって書き込む事で
実現できる。
読み出し禁止用EPROMセル14に書き込みを行なった後、
プログラムメモリのデータを読み出すと読み出し回路16
から“0"がAND回路19に入力され、プログラムメモリの
データと論理積がとられるため、データバス12には“0"
が出力されて、プログラムメモリのデータを正確に読み
出す事は不可能となる。読み出し可能にするためには、
読み出し禁止用EPROMセルに紫外線照射等の方法によ
り、EPROMセルをもとの初期状態に戻さなければならな
いが、プログラムメモリにEPROMを使用した場合そのデ
ータは消去されてしまい、プログラムの秘密性は完全に
保たれる。
プログラムメモリのデータを読み出すと読み出し回路16
から“0"がAND回路19に入力され、プログラムメモリの
データと論理積がとられるため、データバス12には“0"
が出力されて、プログラムメモリのデータを正確に読み
出す事は不可能となる。読み出し可能にするためには、
読み出し禁止用EPROMセルに紫外線照射等の方法によ
り、EPROMセルをもとの初期状態に戻さなければならな
いが、プログラムメモリにEPROMを使用した場合そのデ
ータは消去されてしまい、プログラムの秘密性は完全に
保たれる。
上述した従来の方法では、プログラムデータを読み出す
回路を持った複数のプログラムメモリを内蔵する情報処
理装置において、プログラムデータの読み出す禁止を行
なう場合、データの読み出しを制御する信号発生回路内
に読み出し禁止用EPROMセルを持つために、EPROMセルの
内容を読み出す回路及び読み出しを禁止するためのデー
タを書き込む回路が必要となる。特に、プログラムデー
タ内の特定のビットに対して読み出し禁止を行なう場
合、そのデータの各ビットに対してEPROMセルが必要と
なるために、そのビット数だけEPROMセルの内容を読み
出す回路及び書き込む回路が必要である。
回路を持った複数のプログラムメモリを内蔵する情報処
理装置において、プログラムデータの読み出す禁止を行
なう場合、データの読み出しを制御する信号発生回路内
に読み出し禁止用EPROMセルを持つために、EPROMセルの
内容を読み出す回路及び読み出しを禁止するためのデー
タを書き込む回路が必要となる。特に、プログラムデー
タ内の特定のビットに対して読み出し禁止を行なう場
合、そのデータの各ビットに対してEPROMセルが必要と
なるために、そのビット数だけEPROMセルの内容を読み
出す回路及び書き込む回路が必要である。
また、情報処理装置内の複数のプログラムメモリに対し
て、特定のメモリのみ内容の読み出し禁止をする場合
も、それぞれのメモリに対して１ビットのEPROMセルが
必要となるために、メモリの数だけ読み出し禁止用EPRO
Mセル及び上記の回路が必要となる。
て、特定のメモリのみ内容の読み出し禁止をする場合
も、それぞれのメモリに対して１ビットのEPROMセルが
必要となるために、メモリの数だけ読み出し禁止用EPRO
Mセル及び上記の回路が必要となる。
この様な場合、プログラムデータを読み出すビット数や
メモリの数が多くなる程、EPROMセルの内容を読み出す
回路及び書き込む回路が増えるという欠点がある。
メモリの数が多くなる程、EPROMセルの内容を読み出す
回路及び書き込む回路が増えるという欠点がある。
本発明では、各々のメモリ内に読み出し禁止用EPROMセ
ルを設け、EPROMセルの内容を読み出す回路をプログラ
ムデータを読み出す回路と、EPROMセルに読み出しを禁
止するためのデータを書き込む回路をプログラムデータ
を書き込む回路と兼用し、一方のメモリ内のプログラム
データを読み出す場合は別のメモリ内の読み出し禁止用
EPROMセルの内容を読み出しその内容によってプログラ
ムデータを外部に読み出すかどうかを決める方法をとっ
ている。
ルを設け、EPROMセルの内容を読み出す回路をプログラ
ムデータを読み出す回路と、EPROMセルに読み出しを禁
止するためのデータを書き込む回路をプログラムデータ
を書き込む回路と兼用し、一方のメモリ内のプログラム
データを読み出す場合は別のメモリ内の読み出し禁止用
EPROMセルの内容を読み出しその内容によってプログラ
ムデータを外部に読み出すかどうかを決める方法をとっ
ている。
次に本発明について、図面を参照して説明する。第１図
は本発明の情報処理装置の一実施例を示したブロック図
である。
は本発明の情報処理装置の一実施例を示したブロック図
である。
プログラムメモリにデータを書き込む場合は、第２図に
おいてデータを書き込む場合と同様に、アドレスがアド
レスバス13によりデコーダ3,8に入力されプログラムメ
モリ1,6上のメモリセルが選択され、データバス12より
データが書き込み回路4,9を通して書き込まれる。
おいてデータを書き込む場合と同様に、アドレスがアド
レスバス13によりデコーダ3,8に入力されプログラムメ
モリ1,6上のメモリセルが選択され、データバス12より
データが書き込み回路4,9を通して書き込まれる。
次にプログラムメモリのデータを読み出す場合は、アド
レスバス13によりアドレスが指定されるとデコーダ３で
デコードされ、プログラムメモリ１のメモリセルが選択
され、読み出し回路５によってデータが読み出される。
一方、デコーダ８は読み出し禁止用EPROMセル７を選択
し、読み出し回路10によってその内容が読み出される。
EPROMセル７に書き込まれていない状態ではその内容は
全て“1"のため、AND回路11でプログラムデータとEPROM
セル７の内容の各ビットの論理積がとられても、プログ
ラムデータはそのままデータバス12に出力される。同様
にデコーダ８がプログラムメモリ６のメモリセルを選択
した場合も、そのデータは読み出し回路10によって読み
出され、このとき、デコーダ３は読み出し禁止用EPROM
セル２を選択し、その内容が読み出し回路５により読み
出される。EPROMセル２に書き込まれていない状態ではA
ND回路11に全て“1"が入力されるため、読み出し回路10
のデータがそのままデータバス12に出力される。
レスバス13によりアドレスが指定されるとデコーダ３で
デコードされ、プログラムメモリ１のメモリセルが選択
され、読み出し回路５によってデータが読み出される。
一方、デコーダ８は読み出し禁止用EPROMセル７を選択
し、読み出し回路10によってその内容が読み出される。
EPROMセル７に書き込まれていない状態ではその内容は
全て“1"のため、AND回路11でプログラムデータとEPROM
セル７の内容の各ビットの論理積がとられても、プログ
ラムデータはそのままデータバス12に出力される。同様
にデコーダ８がプログラムメモリ６のメモリセルを選択
した場合も、そのデータは読み出し回路10によって読み
出され、このとき、デコーダ３は読み出し禁止用EPROM
セル２を選択し、その内容が読み出し回路５により読み
出される。EPROMセル２に書き込まれていない状態ではA
ND回路11に全て“1"が入力されるため、読み出し回路10
のデータがそのままデータバス12に出力される。
プログラムデータの機密保護をする場合は、プログラム
メモリ1,6に対してデータの書き込み、デバックの終了
後、読み出し禁止用EPROMセル2,7に書き込みを行なう。
EPROMセル2,7を同じアドレス上に配置することでデータ
バス12のデータが書き込み回路4,9を通して同時に書き
込まれるため両方とも読み出し禁止状態となるが、EPRO
Mセル2,7に異なるアドレスを割り当てれば、プログラム
メモリ１の読み出しを禁止する場合はEPROMセル７に書
き込み，プログラム６の読み出しを禁止する場合はEPRO
Mセル２に書き込むことで、独立して読み出しの禁止を
指定することができる。
メモリ1,6に対してデータの書き込み、デバックの終了
後、読み出し禁止用EPROMセル2,7に書き込みを行なう。
EPROMセル2,7を同じアドレス上に配置することでデータ
バス12のデータが書き込み回路4,9を通して同時に書き
込まれるため両方とも読み出し禁止状態となるが、EPRO
Mセル2,7に異なるアドレスを割り当てれば、プログラム
メモリ１の読み出しを禁止する場合はEPROMセル７に書
き込み，プログラム６の読み出しを禁止する場合はEPRO
Mセル２に書き込むことで、独立して読み出しの禁止を
指定することができる。
読み出し禁止用EPROMセル2,7に書き込みを行なった後で
プログラムメモリのデータを読み出すと、AND回路11に
読み出し禁止用PEROMセルから読み出しを禁止したビッ
トが“0"であるデータが入力され、プログラムデータの
各ビットと論理積をとられるため、正確なデータを読み
出す事は不可能となる。
プログラムメモリのデータを読み出すと、AND回路11に
読み出し禁止用PEROMセルから読み出しを禁止したビッ
トが“0"であるデータが入力され、プログラムデータの
各ビットと論理積をとられるため、正確なデータを読み
出す事は不可能となる。
読み出し可能とするためには第２図の場合と同様であ
る。
る。
以上説明したように読み出し禁止用EPROMセルの数に関
係なく、それ専用の読み出し回路及び書き込み回路を設
けることなく、プログラムメモリのデータの読み出しを
禁止する事ができる。
係なく、それ専用の読み出し回路及び書き込み回路を設
けることなく、プログラムメモリのデータの読み出しを
禁止する事ができる。
第１図は本発明の一実施例を示す情報処理装置のブロッ
ク図、第２図は従来の方法を使用した情報処理装置のブ
ロック図。 1,6……プログラムメモリ、3,8,15……デコーダ、4,10,
17……メモリセルへの書き込み回路、5,9,16……メモリ
セルのデータの読み出し回路、2,7,14……読み出し禁止
用EPROMセル、11,19……AND回路、12……データバス、1
3……アドレスバス、18……マルチプレクサ。
ク図、第２図は従来の方法を使用した情報処理装置のブ
ロック図。 1,6……プログラムメモリ、3,8,15……デコーダ、4,10,
17……メモリセルへの書き込み回路、5,9,16……メモリ
セルのデータの読み出し回路、2,7,14……読み出し禁止
用EPROMセル、11,19……AND回路、12……データバス、1
3……アドレスバス、18……マルチプレクサ。
Claims (1)
- 【請求項１】格納されているプログラムを出力制御信号
に基づいて外部に読み出す回路を各々有する消去可能読
み出し専用の第１および第２のプログラムメモリを備え
る情報処理装置において、前記第１および第２のプログ
ラムメモリの一部に読み出し禁止／許可指定情報を記憶
する領域をそれぞれ設け、前記第１および第２のプログ
ラムメモリの一方における前記領域が記憶している情報
によって他方のプログラムメモリのプログラムの出力を
禁止するかどうかを制御することを特徴とする情報処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61168634A JPH0673116B2 (ja) | 1986-07-16 | 1986-07-16 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61168634A JPH0673116B2 (ja) | 1986-07-16 | 1986-07-16 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6324338A JPS6324338A (ja) | 1988-02-01 |
| JPH0673116B2 true JPH0673116B2 (ja) | 1994-09-14 |
Family
ID=15871680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61168634A Expired - Lifetime JPH0673116B2 (ja) | 1986-07-16 | 1986-07-16 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0673116B2 (ja) |
-
1986
- 1986-07-16 JP JP61168634A patent/JPH0673116B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6324338A (ja) | 1988-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5930826A (en) | Flash memory protection attribute status bits held in a flash memory array | |
| US6229731B1 (en) | Nonvolatile semiconductor memory device with security function and protect function | |
| JPS61267846A (ja) | メモリを有する集積回路装置 | |
| JPH11110293A (ja) | 不揮発性メモリ制御回路 | |
| US6108235A (en) | Memory device | |
| KR20020025793A (ko) | 메모리 장치 및 메모리 액세스 제한 방법 | |
| US7054121B2 (en) | Protection circuit for preventing unauthorized access to the memory device of a processor | |
| JPS63165934A (ja) | 消去及び再書き込み可能なｒｏｍ用保護装置 | |
| JPS61249156A (ja) | 半導体記憶装置 | |
| JP3961806B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0673116B2 (ja) | 情報処理装置 | |
| JPS5894195A (ja) | ワンチツプ・マイクロコンピユ−タ | |
| US5638316A (en) | Memory apparatus | |
| US7159124B2 (en) | Non-volatile semiconductor memory that prevents unauthorized reading | |
| JPS6128144B2 (ja) | ||
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPH0697442B2 (ja) | マイクロコンピユ−タ | |
| RU98119738A (ru) | Полупроводниковое запоминающее устройство | |
| JPS62165253A (ja) | 不揮発性メモリ内蔵ｌｓｉ | |
| JPS63225999A (ja) | 不揮発性記憶装置 | |
| JPH01123342A (ja) | メモリの書込保護回路 | |
| JPS6012660B2 (ja) | メモリ装置 | |
| RU2020564C1 (ru) | Устройство для защиты памяти | |
| JPS60140449A (ja) | メモリ保護方式 | |
| JPH04370856A (ja) | メモリ回路 |