JPS6324338A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6324338A JPS6324338A JP61168634A JP16863486A JPS6324338A JP S6324338 A JPS6324338 A JP S6324338A JP 61168634 A JP61168634 A JP 61168634A JP 16863486 A JP16863486 A JP 16863486A JP S6324338 A JPS6324338 A JP S6324338A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- program
- circuit
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 58
- 230000010365 information processing Effects 0.000 claims description 10
- 230000002401 inhibitory effect Effects 0.000 abstract description 6
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置、特てプログラムのデバッグ機構
を有する情報処理装置に関するものである。
を有する情報処理装置に関するものである。
従来、書き込み、消去可能読み出し専用メモリ（ＥＰＲ
ＯＭ）を内蔵した情報処理装置において、使用者が自由
にプログラムを書き込み、消去出来るＥＰＲＯＭに書込
まれたプログラムに対して、そのデパックデータチェッ
クが容易な様に外部からプログラムメモリをアクセスし
てプログラムの内容をチェック可能な機能が付加されて
いる場合に、第３者によシブバッグ機能を利用して書き
込まれているプログラムメモリの内容を知られない様に
、制御信号発生回路内にＥＰＲＯＭセルを設け％ＥＰＲ
ＯＭＥＰＲＯＭセルって出力制御信号の電位を固定し、
外部からプログラムメモリに書き込まれたデータの読み
出し要求の入力信号が与えられてもプログラムデータの
読み出しを実行させない手段をとっていた。
ＯＭ）を内蔵した情報処理装置において、使用者が自由
にプログラムを書き込み、消去出来るＥＰＲＯＭに書込
まれたプログラムに対して、そのデパックデータチェッ
クが容易な様に外部からプログラムメモリをアクセスし
てプログラムの内容をチェック可能な機能が付加されて
いる場合に、第３者によシブバッグ機能を利用して書き
込まれているプログラムメモリの内容を知られない様に
、制御信号発生回路内にＥＰＲＯＭセルを設け％ＥＰＲ
ＯＭＥＰＲＯＭセルって出力制御信号の電位を固定し、
外部からプログラムメモリに書き込まれたデータの読み
出し要求の入力信号が与えられてもプログラムデータの
読み出しを実行させない手段をとっていた。
第２図にその一例を示す。読み出し禁止用ＥＰＲＯＭセ
ル１４を使用してプログラムメモリ１゜６にデータバス
１２全通してデータの書き込み。
ル１４を使用してプログラムメモリ１゜６にデータバス
１２全通してデータの書き込み。
読み出しを行なう情報処理装置の構成を表わした１０ツ
ク図である。
ク図である。
プログラムメモリにデータの書き込みを行なう場合、ア
ドレスが指定されるとアドレスバス１３を通してデコー
ダ３に人力される。デコーダ３ではアドレスをデコード
し、プログラムメモリｌ上のメモリセルを選択する。こ
のときデータバス１２からデータが畜き込み回路４に入
力され、選択されたメモリセルに蕾き込まれる。プログ
ラムメモリ６にデータの書き込みを行なう場合も同様に
、デコーダ８によってメモリセルが選択され、書き込み
回路９によってデータが曹き込まれる。
ドレスが指定されるとアドレスバス１３を通してデコー
ダ３に人力される。デコーダ３ではアドレスをデコード
し、プログラムメモリｌ上のメモリセルを選択する。こ
のときデータバス１２からデータが畜き込み回路４に入
力され、選択されたメモリセルに蕾き込まれる。プログ
ラムメモリ６にデータの書き込みを行なう場合も同様に
、デコーダ８によってメモリセルが選択され、書き込み
回路９によってデータが曹き込まれる。
書き込まれたデータに対してデパックを行なうため、デ
ータの読み出しをする場合、アドレスがアドレスバス１
３によってデコーダ３に入力され、プログラムメモリ１
上のメモリセルが選択される。
ータの読み出しをする場合、アドレスがアドレスバス１
３によってデコーダ３に入力され、プログラムメモリ１
上のメモリセルが選択される。
読み出し回路５によってデータが読み出され、マルチプ
レクサ１８に入力きれる。プログラムメモリ６のメモリ
セルが選択きれ、読み出し回路１０によって読み出され
たデータもマルチブレク＋ｊ１８に入力されるため、こ
こでどちらか一方のデータが選択され、ＡＮＤ回路１９
に人力される。このとき、デコーダ１５によって読み出
し集止用ＥＰＲＯＭセル１４が選択され、読み出し回路
１６によって内容が読み出されＡＮＤ回路１９に人力き
れる。メモリセルに書き込んだ状態を１０１とし。
レクサ１８に入力きれる。プログラムメモリ６のメモリ
セルが選択きれ、読み出し回路１０によって読み出され
たデータもマルチブレク＋ｊ１８に入力されるため、こ
こでどちらか一方のデータが選択され、ＡＮＤ回路１９
に人力される。このとき、デコーダ１５によって読み出
し集止用ＥＰＲＯＭセル１４が選択され、読み出し回路
１６によって内容が読み出されＡＮＤ回路１９に人力き
れる。メモリセルに書き込んだ状態を１０１とし。
初期状態及び消去後を“１′とすれば、現在恍み出し禁
止用ＥＰＲＯＭセル１４に書き込まれていないため、そ
の内容は全てＩｌｍとなっている。
止用ＥＰＲＯＭセル１４に書き込まれていないため、そ
の内容は全てＩｌｍとなっている。
そのため、Ａ、 Ｎ Ｄ回路でプログラムメモリのデー
タとＥＰＲＯＭセル１４の内容の各ビットの論理積をと
られてもプログラムメモリのデータはそのままデータバ
ス１２に出力される。
タとＥＰＲＯＭセル１４の内容の各ビットの論理積をと
られてもプログラムメモリのデータはそのままデータバ
ス１２に出力される。
プログラムメモリへのデータの書き込み、デバッグの終
了後、メモリに書き込まれたデータの機密保護をする場
合は、デコーダ１５ＶＣよって読み出し禁止用ＥＰＲＯ
Ｍセルを選択し、書き込み回路１７で１０１を書き込む
。ＡＮＤ回路９でプログラムメモリのデータとＢ Ｆ
ＲＯＭセルの内容の各ビットの論理積をとっているため
、プログラムメモリの各ビットの内、特定のビットのみ
読み出しを禁止したい場合は、読み出しを禁止したいビ
ットを１０１にしたデータをデータバス１２から書き込
み回路１７によって書き込む事で実現できる。
了後、メモリに書き込まれたデータの機密保護をする場
合は、デコーダ１５ＶＣよって読み出し禁止用ＥＰＲＯ
Ｍセルを選択し、書き込み回路１７で１０１を書き込む
。ＡＮＤ回路９でプログラムメモリのデータとＢ Ｆ
ＲＯＭセルの内容の各ビットの論理積をとっているため
、プログラムメモリの各ビットの内、特定のビットのみ
読み出しを禁止したい場合は、読み出しを禁止したいビ
ットを１０１にしたデータをデータバス１２から書き込
み回路１７によって書き込む事で実現できる。
読み出し禁止用ＥＰＲＯＭセル１４に書き込みを行なっ
た後、プログラムメモリのデータを読み出すと読み出し
回路１６から１０１がＡＮＤ回路１９に入力され、プロ
グラムメモリのデータと論理積がとられるため、データ
バス１２にｒｉ’０″が出力されて、プログラムメモリ
のデータを正確に読み出す事は不可能となる。読み出し
可能にするためには、読み出し禁止用ＥＰＲＯＭセルに
紫外線照射等の方法により、ＥＰＲＯＭセルをもとの初
期状態に戻さなければならないが、プログラムメモリＫ
ＥＰＲＯＭを使用した場合そのデータは消去されてしま
い、プログラムの秘密性は完全に保たれる。
た後、プログラムメモリのデータを読み出すと読み出し
回路１６から１０１がＡＮＤ回路１９に入力され、プロ
グラムメモリのデータと論理積がとられるため、データ
バス１２にｒｉ’０″が出力されて、プログラムメモリ
のデータを正確に読み出す事は不可能となる。読み出し
可能にするためには、読み出し禁止用ＥＰＲＯＭセルに
紫外線照射等の方法により、ＥＰＲＯＭセルをもとの初
期状態に戻さなければならないが、プログラムメモリＫ
ＥＰＲＯＭを使用した場合そのデータは消去されてしま
い、プログラムの秘密性は完全に保たれる。
上述した従来の方法では、プログラムデータを読み出す
回路を持った複数のプログラムメモリを内蔵する情報処
理装置において、プログラムデータの読み出す禁止を行
なう場合、データの読み出しを制御する信号発生回路内
に読み出し集土用ＥＰＲＯＭセルを持つために、Ｅ ｌ
）ＲＯＭセルの内容をＶｔみ出す回路及び読み出しを禁
止するためのデータを書き込む回路が必シとなる。特Ｖ
ζ、プログラムデータ内の特定のビットに対して就み出
し禁止を行なう場合、そのデータの各ビットに対してＥ
）） ＲＯＭセルが必要となるために、そのビット数
だけＥＰＲＯＭセルの内容をｖｃみ出す回路及び書き込
む回路が必要である。
回路を持った複数のプログラムメモリを内蔵する情報処
理装置において、プログラムデータの読み出す禁止を行
なう場合、データの読み出しを制御する信号発生回路内
に読み出し集土用ＥＰＲＯＭセルを持つために、Ｅ ｌ
）ＲＯＭセルの内容をＶｔみ出す回路及び読み出しを禁
止するためのデータを書き込む回路が必シとなる。特Ｖ
ζ、プログラムデータ内の特定のビットに対して就み出
し禁止を行なう場合、そのデータの各ビットに対してＥ
）） ＲＯＭセルが必要となるために、そのビット数
だけＥＰＲＯＭセルの内容をｖｃみ出す回路及び書き込
む回路が必要である。
また、情報処理装置内の複数のプログラムメモリに対し
て、特定のメモリのみ内容の読み出し禁止をする場合も
、それぞれのメモリに対して１ビツトのＥＰＲＯ〜■セ
ルが必後とｌるために、メモリの数だけとみ出し集土用
Ｂ Ｐ ＲＯＭセル及び上記の回路が必要となる。
て、特定のメモリのみ内容の読み出し禁止をする場合も
、それぞれのメモリに対して１ビツトのＥＰＲＯ〜■セ
ルが必後とｌるために、メモリの数だけとみ出し集土用
Ｂ Ｐ ＲＯＭセル及び上記の回路が必要となる。
この様な場合、プログラムデータを読み出すビット数や
メモリの赴α；多くなる程、ＥＰ几ＯＭセルの内容を読
み出す回路及び書き込む回路が増えるという欠点かりる
。
メモリの赴α；多くなる程、ＥＰ几ＯＭセルの内容を読
み出す回路及び書き込む回路が増えるという欠点かりる
。
本発明では、各々のメモリ内に読み出し禁止用ＥＰＲＯ
Ｍセルを設け、ＥＰＲＯＭセルの内容を読み出す回路を
プログラムデータを読み出す回路と、ＥＰＲＯＭセルに
読み出しを禁止するためのデータを書き込む回路をプロ
グラムデータを書き込む回路と兼用し、一方のメモリ内
のプログラムデータを読み出す場合は別のメモリ内の読
み出し禁止用ＥＰＲＯＭセルの内容を読み出しその内容
によってプログラムデータを外部に読み出すかどうかを
決める方法をとっている。
Ｍセルを設け、ＥＰＲＯＭセルの内容を読み出す回路を
プログラムデータを読み出す回路と、ＥＰＲＯＭセルに
読み出しを禁止するためのデータを書き込む回路をプロ
グラムデータを書き込む回路と兼用し、一方のメモリ内
のプログラムデータを読み出す場合は別のメモリ内の読
み出し禁止用ＥＰＲＯＭセルの内容を読み出しその内容
によってプログラムデータを外部に読み出すかどうかを
決める方法をとっている。
次に本発明について、図面を参照して説明する。
第１図は本発明の情報処理装置の一実施例を示したブロ
ック図である。
ック図である。
プログラムメモリにデータを書き込む場合は、第２図に
おいてデータを書き込む場合と同様に、アドレスがアド
レスバス１３によりデコーダ３゜８に人力されプログラ
ムメモリ１，６上のメモリセルが選択され、データバス
１２よシデータが書き込み回路４，９全通して書き込ま
れる。
おいてデータを書き込む場合と同様に、アドレスがアド
レスバス１３によりデコーダ３゜８に人力されプログラ
ムメモリ１，６上のメモリセルが選択され、データバス
１２よシデータが書き込み回路４，９全通して書き込ま
れる。
次にプログラムメモリのデータを読み出す場合ｒｉ、ア
ドレスバス１３によシアドレスが指定されるとデコーダ
３でデコードきれ、プログラムメモリｌのメモリセルが
選択され、読み出し回路５によってデータが読み出され
る。一方、デコーダ８は読み出し禁止用Ｅ Ｆ ＲＯＭ
セルフを選択し、読み出し回路１０によってその内容が
読み出される。
ドレスバス１３によシアドレスが指定されるとデコーダ
３でデコードきれ、プログラムメモリｌのメモリセルが
選択され、読み出し回路５によってデータが読み出され
る。一方、デコーダ８は読み出し禁止用Ｅ Ｆ ＲＯＭ
セルフを選択し、読み出し回路１０によってその内容が
読み出される。
ＥＰＲＯＭセルフに書き込まれていない状態ではその内
容は全てＩｌｌのため、ＡＮＤ回路１１でプログラムデ
ータとＥＰＲＯＭセルフの内容の各ビットの論理積がと
られても、プログラムデータはそのままデータバス１２
に出力される。同様ｔてデコーダ８がプログラムメモリ
６のメモリセルを選択した場合も、そのデータは読み出
し回路１０によって読み出され、このとき、デコーダ３
は読み出し禁止用ＦＪＰＲＯＭセル２を選択し、その内
容が読み出し回路５によりｇみ出される。ＥＰＲＯＭセ
ル２に書き込まれていない状態ではＡ Ｎ Ｄ回路１１
に全て１１１が入力されるため、読み出し回路１０のデ
ータがそのままデータバス１２に出力される。
容は全てＩｌｌのため、ＡＮＤ回路１１でプログラムデ
ータとＥＰＲＯＭセルフの内容の各ビットの論理積がと
られても、プログラムデータはそのままデータバス１２
に出力される。同様ｔてデコーダ８がプログラムメモリ
６のメモリセルを選択した場合も、そのデータは読み出
し回路１０によって読み出され、このとき、デコーダ３
は読み出し禁止用ＦＪＰＲＯＭセル２を選択し、その内
容が読み出し回路５によりｇみ出される。ＥＰＲＯＭセ
ル２に書き込まれていない状態ではＡ Ｎ Ｄ回路１１
に全て１１１が入力されるため、読み出し回路１０のデ
ータがそのままデータバス１２に出力される。
プログラムデータの機密保ｊをする場合は、プログラム
メモリ１，６に対してデータの書き込み。
メモリ１，６に対してデータの書き込み。
デバッグの終了後、読み出し禁止用Ｅ Ｐ ＲＯＭセル
２，７に書き込みを行なう。ＥＰＲＯＭセル２゜７を同
じアドレス上に配置することでデータバス１２のデータ
が書き込み回路４．９を通して同時に書き込まれるため
両方とも読み出し禁止状態となる；７；、ｇＰＲ，０Ｍ
セル２，７に異なるアドレスを割り当てれば、プログラ
ムメモリ１の耽み出しを禁止する場＠ｌｄＥＰＲＯＭセ
ルフに書き込み。
２，７に書き込みを行なう。ＥＰＲＯＭセル２゜７を同
じアドレス上に配置することでデータバス１２のデータ
が書き込み回路４．９を通して同時に書き込まれるため
両方とも読み出し禁止状態となる；７；、ｇＰＲ，０Ｍ
セル２，７に異なるアドレスを割り当てれば、プログラ
ムメモリ１の耽み出しを禁止する場＠ｌｄＥＰＲＯＭセ
ルフに書き込み。
プログラム６の読み出しを禁止する場合はＥＰＲ。
０Ｍセル２に曹き込むことで、独立して読み出しの禁止
を指定することができる。
を指定することができる。
読み出し禁止用Ｂ Ｐ ＲＯＭセル２，７に書き込みを
行なった後でプログラムメモリのデータを抗み出すと、
ＡＮＤ回路１１に読み出しれ上用ＥＰＲＯＭセルから読
み出しを禁止したビットが１０１であるデータが人力さ
れ、プログラムデータの各ビットと論理積をとられるた
め、正確なデータを読み出す事は不可能となる。
行なった後でプログラムメモリのデータを抗み出すと、
ＡＮＤ回路１１に読み出しれ上用ＥＰＲＯＭセルから読
み出しを禁止したビットが１０１であるデータが人力さ
れ、プログラムデータの各ビットと論理積をとられるた
め、正確なデータを読み出す事は不可能となる。
読み出し可能とするためには第２図の場合と同様である
。
。
以上説明したように挽み出し禁止用Ｂ Ｐ ＲＯＭセル
の数に関係なく、それ専用の読み出し回路及び書き込み
回路を設けることなく、プログラムメモリのデータの読
み出しを禁止する事ができる。
の数に関係なく、それ専用の読み出し回路及び書き込み
回路を設けることなく、プログラムメモリのデータの読
み出しを禁止する事ができる。
第１図は本発明の一実施例を示す情報処理装置のブロッ
ク図、第２図は従来の方法を使用した情報処理装置のブ
ロック図。 １．６・・・・・・プログラムメモリ、３，８．１５・
・・・・・デコーダ、４，１０．１７・・印・メモリセ
ルへの書き込み回路、５，９．１６・・・・・・メモリ
セルのデータの読み出し回路、２，７．１４・・・・・
・読み出し禁止用ｇ Ｐ ＲＯＭセル、１１．１９・・
・・・・Ａ Ｎ Ｄ回ｊ６．１２・・・・・・データバ
ス、１３・・・・・・アドレスバス、１８・・・・・・
マルチプレクサ。 ゝ・、−二−：、− 矛 ２ 図
ク図、第２図は従来の方法を使用した情報処理装置のブ
ロック図。 １．６・・・・・・プログラムメモリ、３，８．１５・
・・・・・デコーダ、４，１０．１７・・印・メモリセ
ルへの書き込み回路、５，９．１６・・・・・・メモリ
セルのデータの読み出し回路、２，７．１４・・・・・
・読み出し禁止用ｇ Ｐ ＲＯＭセル、１１．１９・・
・・・・Ａ Ｎ Ｄ回ｊ６．１２・・・・・・データバ
ス、１３・・・・・・アドレスバス、１８・・・・・・
マルチプレクサ。 ゝ・、−二−：、− 矛 ２ 図
Claims (1)
- 出力制御信号に基づいてメモリに格納されている情報を
外部に読み出す回路を各々持った複数のプログラムメモ
リにおいて、各々のプログラムメモリセル部にＥＰＲＯ
Ｍセルを含み、一方のプログラムメモリにおける特定ア
ドレスのＥＰＲＯＭの状態によって他のプログラムメモ
リの内容を変化させて出力する事を特徴とする情報処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61168634A JPH0673116B2 (ja) | 1986-07-16 | 1986-07-16 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61168634A JPH0673116B2 (ja) | 1986-07-16 | 1986-07-16 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6324338A true JPS6324338A (ja) | 1988-02-01 |
| JPH0673116B2 JPH0673116B2 (ja) | 1994-09-14 |
Family
ID=15871680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61168634A Expired - Lifetime JPH0673116B2 (ja) | 1986-07-16 | 1986-07-16 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0673116B2 (ja) |
-
1986
- 1986-07-16 JP JP61168634A patent/JPH0673116B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0673116B2 (ja) | 1994-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4295041A (en) | Device for the protection of access to a permanent memory of a portable data carrier | |
| US5930826A (en) | Flash memory protection attribute status bits held in a flash memory array | |
| US5097445A (en) | Semiconductor integrated circuit with selective read and write inhibiting | |
| JP3421526B2 (ja) | デ−タ処理装置 | |
| JPS61267846A (ja) | メモリを有する集積回路装置 | |
| US5724544A (en) | IC memory card utilizing dual eeproms for image and management data | |
| JPH0793223A (ja) | 記憶情報保護回路 | |
| KR20020025793A (ko) | 메모리 장치 및 메모리 액세스 제한 방법 | |
| JP3073748B2 (ja) | 消去及び再書き込み可能なｒｏｍ用保護装置 | |
| JP2547379B2 (ja) | 携帯可能なデータ担体 | |
| JP2004287541A (ja) | 不揮発性メモリのアクセス制御システム | |
| EP0374733A1 (en) | Single-chip microcomputer including EPROM therein | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JP2842442B2 (ja) | マイクロコンピュータ、不揮発性半導体記憶装置、ならびにその書込みおよび消去方法 | |
| JP2004288257A (ja) | 半導体装置 | |
| JPS6324338A (ja) | 情報処理装置 | |
| JPH03204053A (ja) | 読出し専用メモリ | |
| JP3961806B2 (ja) | 不揮発性半導体記憶装置 | |
| EP0338089A1 (en) | Apparatus for protecting local memory in a multiprocessor system | |
| KR100341424B1 (ko) | 마이크로컴퓨터 | |
| JPH0922385A (ja) | データセキュリティ装置および方法 | |
| JPS6128144B2 (ja) | ||
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPH11259357A (ja) | 半導体集積装置及び不揮発性メモリ書き込み方式 | |
| JPH0697442B2 (ja) | マイクロコンピユ−タ |