CN1214793A - 半导体存储装置 - Google Patents
半导体存储装置 Download PDFInfo
- Publication number
- CN1214793A CN1214793A CN97193440A CN97193440A CN1214793A CN 1214793 A CN1214793 A CN 1214793A CN 97193440 A CN97193440 A CN 97193440A CN 97193440 A CN97193440 A CN 97193440A CN 1214793 A CN1214793 A CN 1214793A
- Authority
- CN
- China
- Prior art keywords
- line
- program
- storage unit
- circuit
- startup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Storage Device Security (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Photovoltaic Devices (AREA)
Abstract
本发明涉及一种半导体存储装置,有大量的存储单元(3),被布置在半导体衬底上的位线与字线的交点上,为了程序编制数据内容,它们可以通过一个字-线驱动电路(4)和一个位-线驱动电路(5)被驱动。启动存储单元(12,14),被沿着一条启动位线(9,10,13)布置,并且通过一个启动位-线驱动电路(11)是可驱动的,而启动位-线驱动电路(11)被布置,并且可以分开地且与位-线驱动电路(5)无关地被驱动,启动存储单元(12,14)被分配给一条字线的那些存储单元(3),并且可以有一个被加到它们上面的启动值,以便去启动一条事先被确定的字线的那些存储单元(3)。
Description
本发明涉及一种半导体存储装置,有大量的存储单元被布置在半导体衬底上的位线与字线的交点上,为了程序编制数据内容,它们可以通过一个字-线驱动电路和一个位-线驱动电路被驱动。
这种类型的半导体存储装置找到一个所谓的智能卡的优选的应用,就是说识别卡,信用卡、帐户卡以及其它同类的卡,它们是用一种带有微处理器的集成电路被装备成的。智能卡的生产者可以用一种永久被储存的运行系统装备微处理器,该运行系统从事一些基本的功能,例如对一个外部输入的代码同一个已被储存的代码进行比较的程序,以及其它同类功能。除了储存这种运行系统之外,在智能卡中的那些被分配给微处理器的存储器也被用来储存某些特定的应用和参数,它们例如被要求用于安全检验并且在所有情况下必须被保持是保密的。如果由生产者提供了一种有关联的程序的合适的运行系统,提供了特定的合适的接口并为一个或一个以上的被输入的应用程序保留了一个记忆区或者一个存储区的话,这种类型的一个智能卡就可以被用于各种各样的应用。以这种方式,卡的生产者可为智能卡的使用者提供一个记忆区或者存储区用于程序设计被输入的使用者的程序。在使用者程序中,可能例如建立专用的操作,它独立于运行系统运作并且只涉及使用者的专用的数据处理操作。用一种尤其以各种各样的方式被使用的智能卡结构,装置因此可以被构成,对多数不同的使用者在彼此独立的智能卡中储存他们的那些相应的程序。
在每一种情况下,专用的保护必须被提供来防止数据操作或者未经许可的数据存取,正如所有的安全关键的数据处理系统的情况那样,这些安全关键的数据处理系统,例如,被用于处理这样的数据,即这些数据是保密的或者是具有金钱价值的。因此必须确保,与安全有关的数据被保护以防止被未经许可的存取,而与安全有关的数据构成运行系统的一部分或者单独的使用者程序的一部分。在作为一种智能卡的一个例子的一种信用卡的情况下,它含有一个集成电路,而集成电路具有一个非易失性的存储器(例如一个EEPROM或一个ROM)和一个微处理器,防止操纵的安全装置要求储存在非易失性存储器中的一个使用者程序不能对其它的使用者程序或者对运行-系统那些例行程序有不受控制的存取,而其它的使用者程序和运行-系统的那些例行程序同样也是被保存在非易失性存储器中的。
通过一个用于存储器存取管理的安全电路可以确保防止这类存取,这种用于存储器存取管理的安全电路例如在DE4115152A1或在US5452431中已经被公开。
在这方面,在DE4115152Al中解释了基本上三种不同的方法。在第一种方法中,在执行储存在EEPROM中的使用者的程序之前,存储区中使用者的程序开始执行的地址被储存在给出的电路中的两个辅助寄存器中。在程序执行期间,在当前的地址-总线值与第一辅助寄存器之间,以及在程序计数器值与第二辅助寄存器之间连续进行比较。第一种比较被用来确定是否一个使用者程序是有效的。第二种比较被用来断定是否一个可允许用于使用者程序的地址范围实际上是正被使用着的。如果一个使用者程序是有效的,并且不是运行在一个可允许的范围内,一个复位信号就在微处理器中被触发。这种方法有这样的缺点,即电路要求另外的辅助寄存器和比较器用于n个位,n表示地址-总线宽度。在第二种方法中,提议使用一个另外被提供的有它自己的存储器的监视处理器去管理程序计数器和地址-总线值。象在第一种方法中那样,如果一个使用者程序存取一个未经许可的地址范围,那么一个复位信号就被触发。这种电路有这样的缺点,即要求一个附加的带有存储器的处理器。在第三种方法中,或者电路中,要被分别保护的每一存储区有着不同的最高-重要的地址位(块-选择位)。在执行被储存在一个PROM块中的使用者的程序之前,块-选择位被储存在一个辅助寄存器中。在程序执行期间,这些最高-重要的当前的地址-总线位连续被储存在第二辅助寄存器中并与第一辅助寄存器进行比较。如果辅助寄存器中的内容是不同的,就可以断定,有效的使用者程序正在以不被允许的方式寻址另一个程序存储区。一个复位信号因此被触发。这个电路有这样的缺点,即对少数位(例如两个位),仅仅一个严格的及均匀的相对粗的块细分是可能的(例如总存储器的)。而且,仅仅一个连续的存储区可以被分配给被输入的程序。这个有最大的程序存储要求的被输入程序因此就决定了也用于其它被输入程序的块的尺寸,因此存储器的使用总体是不利的。
US5452431公开了用于存储器存取管理的一种安全电路,特别是对于在智能卡中的应用,在它里面,EEPROM的存储区被细分为一个库存区域ZR和一个应用区域ZA,以及一个公共区域ZP。不同的存储区ZR,ZA和ZP分别通过一个地址-控制电路被驱动,以这样一种方式,即分别地被确定的地址范围被分配给专用的存储区,并且固定的地址限制被事先确定。用于写,读和删除相应的存储区的命令可以通过预定的框架中的地址-控制电路被阻塞或被启动。这种电路的缺点归于这样的事实,即存储器的分配用EEPROM产品被固定并且不可能再被使用者变更。
本发明的目的是提供一种电路,它通过简单的方法确保一个外部的程序只能存取那些存储区,这些区对存取来说是明显地被允许的,并且该电路同时允许灵活地分配所允许的存储区给各种不同的应用。
通过根据权利要求1的一种半导体存储装置这一目的被达到了。
根据本发明,装置这样被构成,即启动存储单元,被沿着一条启动位线布置并且通过一个启动位-线驱动电路是可驱动的,而启动位-线驱动电路被布置,并且可以分开地且与位-线驱动电路无关地被驱动,启动存储单元被分配给一条字线的存储单元,并且可以有一个被加到它们上面的启动值,以便去启动一条被事先确定的字线的那些存储单元。
根据本发明的电路是基于一种半导体存储器的一种专用的排布,它允许简单地管理存储器的存取,并且,同时灵活地分配记忆区或存储区给不同的应用。除了设置一种灵活的存储尺寸外,本发明也提供了在使用者程序的地址空间中不绝对地定位被分配的记忆区的优点,为的是去允许存储容量的最佳使用,特别是对于智能卡,它具有被限定的可利用性。本发明同时用比较少的附加电路费用允许可靠地防止未经允许的数据操作或者未经允许的数据存取,除了程序存储管理外,还可能完成数据存储的管理。
本发明的基本原理是由去扩展可编程序的半导体存储器的字线m位,m位不在正常的地址空间并且它们含有关于涉及存储于正常字-线位中(页面)的数据的存取权利的信息。在数量为m位用于启动-存储单元的情况下,2m个应用,就是说程序区或数据区,彼此分开地被执行是可能的。
在本发明的一个优选的实施例中,装置可以这样被构成,即存储单元,被布置在沿着位线与字线的交点上,和启动存储单元被布置在沿着字线与启动位线的交点上,共同通过在一个字-线驱动电路中被提供的一个字-线激励电路被驱动。在这种情况下,此外一个公共的地址译码器电路可被提供用于存储单元和启动-存储单元两者的寻址。
本发明因此涉及一种专门被构造的存储器,并且因而不涉及所谓的标准存储器,其中,除了正常的单元外,现在被称为启动单元的存储单元也由制造者提供,启动存储单元被耦合到通常的字-线激励器;字-线激励器和地址译码器因此被公共提供给正常单元和启动单元,它节省了数量可观的面积。正常单元和启动单元的不同驱动仅发生在使用了不同的位线。
在本发明的另一个改进的装置中,装置可以这样被构成,即一个微处理器电路被提供用于执行一个运行系统程序和至少一个使用者程序,该微处理器电路,在调入或者执行一个初始化程序时,输出一个控制信号到启动位-线驱动电路,通过该控制信号半导体存储装置的被分配给使用者程序的一个存储区可以被启动。被附加提供的启动位线的启动单元没有按正常方式被编址,而是由一个初始化电路设置的。在这种情况下,初始化例如可以以这样一种方式被布置,即当装载运行系统时仅一次是可能的,并且此后启动位的附加启动单元的保存不再被改变。在每页面一个附加启动位的情况下,就是说m=1,两个存储区可以被分开例如用于两个不同的使用者程序。保存一个使用者程序的页面数目在这种情况下是任意可选择的。同样,使用者程序在总存储区中的定位可以灵活设置,甚至可以进行存储区的交错分配。
通过从属权利要求给出了本发明的一些优选发展。
本发明的其它特性,优点和有利的细节借助附图由说明性实施例的说明给出,其中,
图1A给出了一个电学上可删除的及可编程序的半导体存储器的简略描绘,它用于解释本发明的基本工作模式;图1B给出了图1A中描绘的根据本发明的半导体存储器的一个简化方块图;图2给出了根据本发明的一个说明性实施例的一个电路的简略描述;图3给出了根据本发明的另一个说明性实施例的一个电路的简略描绘;图4给出了根据本发明的另一个说明性实施例的一个电路的简略描绘;图5给出了根据本发明的另一个说明性实施例的一个电路的简略描绘;图6给出了根据本发明的另一个说明性实施例的一个电路的简略描绘;以及图7给出了根据本发明的另一个说明性实施例的一个电路的简略描绘。
例如一个电路的简略描绘。
图1A给出了一个电学上可修改的只读存储器1的结构(EEPROM=电学上可擦可编程的ROM),正象人们所知道的那样,它的优点是在于这样的事实,即集成电路是可以擦的和可改编程序的,不需要从使用者装置中去掉,以及存储器的每一独立的字节可以被分别地擦除和写入许多次。使用一个电脉冲可实现擦除。被使用的存储元件是单元2,它有一个控制电极和一个浮动中间电极,它的使用如同一个电荷储存装置。这种类型的只读存储器的工作模式已基本上被了解并且在这里将不作更详细地解释。半导体存储装置1的正常的存储单元3以一个大的数目被布置在位线BL和字线WL的交点上,并且可以通过一个字-线驱动电路4和一个位-线驱动电路5以在此领域训练有素的人所熟悉的方式被驱动。一条地址总线6和一条数据总线7被提供,在它们上面地址或数据在各种电路元件之间输送。为了清楚起见,对于地址总线6和数据总线7每一种线只有一条线被表示出来,虽然实际上被提供的线的数目很大,例如16条线。同样总线系统仅由一条线组成也是可能的,在这种情况下使用时分复用方法来处理地址和数据。图1A只画出了通常数目非常大的字线中的四条字线WL0至WL3,以及只画出了四条位线BL0至BL3。参考数字8示意表示一个地址译码器,它的结构和工作模式对在该领域训练有素的人也是熟悉的,因此将不作更详细的解释。
根据本发明的安全电路是基于一种根据图1A和图1B的存储器1的特殊排布或设计,它允许简单的存储器存取管理并允许灵活分配存储器1给各种不同的应用。本发明的原理是扩展存储字线m位,m位不在正常的地址空间,并且它们含有关于涉及在正常字-线位(页面)中被储存的数据的存取权利的信息。为此,m个附加的位线9和10被提供,它们此后被称为启动位线,并且可以经过一个与(正常的)位-线驱动电路5无关的启动位-线驱动电路11被驱动。在(正常的)字线WL0至WL3与被附加提供的启动位线9和10的交叉点上,启动存储单元12被提供,它们不需要通过结构和工作模式与正常存储单元3区别开并因此可以与正常的单元3一块被制造。启动值以下面将要被解释的方式被暂时地或永久地储存在启动存储单元里,并且被用于启动一个或一个以上的事先确定的字线WL0至WL3的(正常的)存储单元3。
图2给出了本发明的一个第一种说明性实施例,在它里面一个单一的带有启动存储单元14的启动位线13被提供,就是说m=1。就(正常的)存储单元3而论,这一条启动位线13的启动存储单元14的数据内容不是可编址的,而是通过在启动位-线驱动电路11中被提供的一个初始化电路(图中没有被更详细地表示出来)来设置的。在这种情况下,初始化可以例如以这样的方式被布置,即当装载运行系统时仅只一次是可能的。此后,附加的启动位(每页面1位)的保存可以不再被改变。在每页面1位(m=1)的情况下,两个存储区15和16可以彼此分开地被选择,例如用于两个不同的使用者程序。保存一个使用者程序的页面数目在这种情况下是任意可选择的。同样,使用者程序在总的存储区中的定位是灵活的,甚至可能它们被分配在交错的存储区中。存储区15例如在相应地被分配的启动存储单元中写一个逻辑0被分配,而存储区16由写一个逻辑值1被确定。
一个微处理器电路17被分配给半导体存储器1,在微处理器电路17中运行系统和使用者程序被调入或被执行,并且它们经过地址总线6和数据总线7被连接到另外一些存储器和寄存器,例如RAM,ROM或EEPROM存储器,为了简单起见,它们用参照数字18被一起表示出来。在微处理器17中运作的运行系统有最高的级别层次,而使用者程序是次级的。当调入一个使用者程序时,一个控制信号通过微处理器17被设置并被加到一条线19上。这个过程只有通过运行系统才能被开始。以这种方式,使用者程序只有在分配给它的存储区中才是有效的。因此微处理器17的控制信号指出是否一个使用者程序是有效的。在没有另外的辅助寄存器的情况下,这个控制信号以简单的方式与启动位线13的当前的附加位相比较。为此目的,有一个倒相器20和一个与门21的比较电路被提供,它们以在图2中可以看到的方式被连接。全部的或部分的地址的中间存储是不需要的。如果一个使用者程序是有效的并且存取一个未经允许的地址范围,那么一个复位信号被触发在微处理器17中的线22上。然而,不用一个控制信号去复位微处理器而是去触发另一种合适的操作也是同样可能的。
图3给出了一个本发明的第二种说明性实施例,其中,与第一种实施例相比,m条附加启动位线13以一种更一般的方式被提供。
如在第一种说明性实施例中那样,对于字线WL0至WL3的这m附加位通常不是可编址的,而是通过初始化电路被设置的。用于启动位线的附加位的初始化电路可以例如被集成在启动位-线驱动电路11里面(见图1A)。在这种情况下初始化可以再次以这样一种方式被布置,即当装载运行系统时仅一次是可能的,并且此后附加启动位线的启动存储单元的保存可以不再被改变。在数量为m启动位线的情况下,2m个程序区可以单独的被分开用于使用者程序,由使用者程序所保存的页面数是随意可选择的,并且使用者程序在总的存储区中的定位甚至可能被灵活地设置,并且特别是用存储区的一种交错分配。再次地,运行系统有最高的级别层次,而使用者程序是次级的。当调入一个使用者程序时,一组控制信号,或者一个控制信号矢量在线23上被设置,只有通过运行系统这一过程才能被开始。以这种方式,相应的使用者程序只有在分配给它的存储区中才可能是有效的。微处理器17的控制一信号矢量在这种情况下表示最大的可能的2m个应用中哪些是有效的。在相应的应用开始之前,被分配到该应用的m-位值Y被设置。对于每一存储器存取,值Y都通过一个比较器24与当前的附加启动位内容X进行比较。如果Y不等于X,则有一个未经允许的存取,并且作为对这一点的一种反应,一个合适的控制信号,例如一个复位信号,被产生在线25上,并复位微处理器17。
图4给出了一个本发明的第三种说明性实施例,与第二种说明性实施例相比较,通过一个附加存储器26,所谓的存取-权利表格存储器被扩展。再次地,每一条字线WL0至WL3的m个附加启动位在正常方式下不是可编址的,而是通过一个初始化电路设置的。而且,存取-权利表格存储器26的保存是以初始化状态被建立的。用于附加启动位的初始化电路,可以例如再次被设计成如集成在启动位-线驱动电路11中的那样(见图1A)。在这种情况下,初始化可以同样以这样一种方式被布置,即,仅在装载运行系统时它才是可能的。此后,附加启动位和存取-权利表格存储器的保存可以不再被改变。在m个附加启动位的情况下,2m个程序区可以再次被分开,由一个使用者程序所保留的页面数是随意地可选择的,在总的存储区中程序的定位是灵活的,并且存储区的交错分配再次是可能的。运行系统有最高级别的层次,而使用者程序是次级的。当调入一个使用者程序时,一个控制信号被设置,在根据图4的第三种说明性实施例中,再次地,一组控制信号或一个控制信号矢量被建立。只有通过运行系统这一过程才能被开始,因此,以这种方式,使用者程序仅在分配给它的存储区中才可以是有效的。微处理器17的控制信号矢量再次表示最大的可能的2m个应用中哪些是有效的。在这一应用开始之前,被分配给这一应用的m-位值Y被设置。这个值在存取-权利表格存储器26中被译码,存储器26可以是一个分开的存储器,即使有一个较小数目的储存。被分配到相应的应用Y的K个入口R1,……RK通过比较器24与当前的附加启动-位内容X进行比较。对所有的Ri,如果Ri都不等于X,则有一个未经允许的存取。作为一种反应,一个合适的控制信号,例如一个复位信号被产生在线25上。存取-权利表格存储器26的引入允许随意建立这些应用的共同的存取权利。以这种方式,一个应用A被允许去存取一个应用B是可能的,但是例如应用B不允许去存取应用A。
当通过运行系统调入使用者程序时,必须确保,数据-保护处理器-控制信号在应用开始时以正常的时间被设置,并且当应用被退出时再被删除。这一点可以例如以下述方式被做到:如果运行系统在跳变到使用者程序之前设置了控制信号,那么跳变命令就被标志成作为部分使用者程序。同样,微处理器17可以自动识别使用者-程序区中的跳变命令,并且可以设置相应的控制信号。
图5给出了本发明的另一个说明性实施例,它允许建立使用者程序的操作权利,诸如,特别是关于读,写和删除操作。为此,半导体存储器有n条附加启动位线13a用于建立这些可能的操作,以及有一个比较器28,它经过一条线30被连接到附加的n条启动位线13a并经过线27和29同微处理器17相接触。在初始化期间,设置的附加启动位线13a的启动存储单元确定了哪些操作使用者程序被允许去执行,就是说在相应地分配给的存储区中读,写或删除。在由使用者程序引起的操作状态的违犯事件中,该状态是可以由微处理器17通过加到线27上的操作状态信号被指出或被事先确定,由比较器28在线29上的输出的控制信号可以例如导致微处理器17一个复位。
图6给出了本发明的另一个说明性实施例,其中,根据图4被解释的存取-权利表格26被设计,它用了特别简单的电路技术,以同样地被集成在k个启动位线13的启动存储单元里面的形式被设计(在这种情况下,k小于或等于m)。
在图7描绘的说明性实施例中,结合了依据图5和图6的说明性实施例的有利的特性。
借助依据本发明的电路,除了对程序-编码区建立存取权利外,控制对数据存储区的存取也是可能的。
Claims (11)
1.半导体存储装置,有大量的存储单元(3),被布置在半导体衬底上的位线与字线的交点上,为了程序编制数据内容,它们可以通过一个字-线驱动电路(4)和一个位-线驱动电路(5)被驱动,其特征为,启动存储单元(12,14),被沿着一条启动位线(8,10,13)布置,并且通过一个启动位-线驱动电路(11)是可驱动的,而启动位-线驱动电路(11)被布置,并且可以分开地且与位-线驱动电路(5)无关地被驱动,启动存储单元被分配给一条字线(WL0至WL3)的那些存储单元(3),并且可以有一个被加到它们上面的启动值以便去启动一条被事先确定的字线(WL0至WL3)的那些存储单元(3)。
2.根据权利要求1的半导体存储装置,其特征为,存储单元(3),被布置在沿着位线与字线的交点上,和启动存储单元(12,14),被布置在沿着字线与启动位线(9,10,13)的交点上,共同通过在一个字-线驱动电路(4)中被提供的一个字-线激励电路被驱动。
3.根据权利要求1或2的半导体存储装置,其特征为,一个公共的地址译码器电路被提供用于存储单元(3)和启动存储单元(12,14)两者的寻址。
4.根据权利要求1至3之一的半导体存储装置,其特征为,启动位-线驱动电路(11)有一个初始化电路用于建立一条启动位线(9,10,13)的启动存储单元(12,14)的启动值。
5.根据权利要求1至4之一的半导体存储装置,其特征为,一个微处理器电路(17)被提供用于执行一个运行系统程序和至少一个使用者程序,该微处理器电路(17),在调入或者执行一个初始化程序时,发出一个控制信号到启动位-线驱动电路(11),通过该控制信号半导体存储装置(1)的一个分配给使用者程序的存储区(15,16)可以被启动。
6.根据权利要求1至5之一的半导体存储装置,其特征为,数量为m条启动位线(9,10,12)被提供用于半导体存储装置(1)的存储单元(3)的数量为2m个程序区域的可自由选择的保存。
7.根据权利要求6的半导体存储装置,其特征为,一个存取-权利表格存储器(26)被提供用于建立2m个程序区域的存取权利。
8.根据权利要求1至7之一的半导体存储装置,其特征为,它给出了用于一种芯片卡的一种微电路的一个组成部分。
9.根据权利要求5至8之一的半导体存储装置,其特征为,微处理器电路(17),在调入和执行一个使用者程序,经过一条或一条以上的控制线(19,23)加一个控制信号到一个比较器(20,21,24),比较器被连接到一条或一条以上的启动位线(13)以及,作为它的一部分,发出一个控制信号(22,25)到微处理器(17),假如使用者程序违犯一种存取-权利或违犯操作-权利的话。
10.根据权利要求1至9之一的半导体存储装置,其特征为,用于建立可能的操作(特别是读,写,删除)的数量为n的启动位线被附加提供(图5)。
11.根据权利要求7的半导体存储装置,其特征为,存取-权利表格被集成在数量为k的启动位线之内(图6)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19612439.5 | 1996-03-28 | ||
DE19612439A DE19612439C2 (de) | 1996-03-28 | 1996-03-28 | Halbleiterspeichervorrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1214793A true CN1214793A (zh) | 1999-04-21 |
Family
ID=7789782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97193440A Pending CN1214793A (zh) | 1996-03-28 | 1997-03-24 | 半导体存储装置 |
Country Status (11)
Country | Link |
---|---|
US (1) | US6034902A (zh) |
EP (1) | EP0890172B1 (zh) |
JP (1) | JPH11507164A (zh) |
KR (1) | KR20000005052A (zh) |
CN (1) | CN1214793A (zh) |
AT (1) | ATE193783T1 (zh) |
BR (1) | BR9708365A (zh) |
DE (2) | DE19612439C2 (zh) |
ES (1) | ES2148963T3 (zh) |
RU (1) | RU2169951C2 (zh) |
WO (1) | WO1997037352A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3209733B2 (ja) * | 1999-09-17 | 2001-09-17 | 富士通株式会社 | 不揮発性半導体記憶装置 |
US7089360B1 (en) * | 2000-03-22 | 2006-08-08 | Intel Corporation | Shared cache wordline decoder for redundant and regular addresses |
US6665201B1 (en) * | 2002-07-24 | 2003-12-16 | Hewlett-Packard Development Company, L.P. | Direct connect solid-state storage device |
US9959544B2 (en) * | 2003-05-22 | 2018-05-01 | International Business Machines Corporation | Updating an application on a smart card and displaying an advertisement |
US8402448B2 (en) * | 2008-09-18 | 2013-03-19 | Infineon Technologies Ag | Compiler system and a method of compiling a source code into an encrypted machine language code |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3318123A1 (de) * | 1983-05-18 | 1984-11-22 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung mit einem datenspeicher und einer ansteuereinheit zum auslesen, schreiben und loeschen des speichers |
DE3321725A1 (de) * | 1983-06-16 | 1984-12-20 | Telefunken electronic GmbH, 7100 Heilbronn | Tuner fuer wenigstens zwei frequenzbereiche |
US4744062A (en) * | 1985-04-23 | 1988-05-10 | Hitachi, Ltd. | Semiconductor integrated circuit with nonvolatile memory |
US5155829A (en) * | 1986-01-21 | 1992-10-13 | Harry M. Weiss | Memory system and method for protecting the contents of a ROM type memory |
DE4115152C2 (de) * | 1991-05-08 | 2003-04-24 | Gao Ges Automation Org | Kartenförmiger Datenträger mit einer datenschützenden Mikroprozessorschaltung |
FR2683357A1 (fr) * | 1991-10-30 | 1993-05-07 | Philips Composants | Microcircuit pour carte a puce a memoire programmable protegee. |
KR940005696B1 (ko) * | 1991-11-25 | 1994-06-22 | 현대전자산업 주식회사 | 보안성 있는 롬(rom)소자 |
JP3786508B2 (ja) * | 1996-11-05 | 2006-06-14 | 三星電子株式会社 | 不揮発性半導体メモリ装置 |
US5875131A (en) * | 1997-12-10 | 1999-02-23 | Winbond Electronics Corp. | Presettable static ram with read/write controller |
-
1996
- 1996-03-28 DE DE19612439A patent/DE19612439C2/de not_active Expired - Fee Related
-
1997
- 1997-03-24 ES ES97918054T patent/ES2148963T3/es not_active Expired - Lifetime
- 1997-03-24 CN CN97193440A patent/CN1214793A/zh active Pending
- 1997-03-24 BR BR9708365A patent/BR9708365A/pt not_active Application Discontinuation
- 1997-03-24 WO PCT/DE1997/000597 patent/WO1997037352A1/de active IP Right Grant
- 1997-03-24 KR KR1019980707679A patent/KR20000005052A/ko active IP Right Grant
- 1997-03-24 JP JP9534803A patent/JPH11507164A/ja active Pending
- 1997-03-24 AT AT97918054T patent/ATE193783T1/de not_active IP Right Cessation
- 1997-03-24 DE DE59701848T patent/DE59701848D1/de not_active Expired - Fee Related
- 1997-03-24 US US09/155,630 patent/US6034902A/en not_active Expired - Fee Related
- 1997-03-24 RU RU98119738/09A patent/RU2169951C2/ru active
- 1997-03-24 EP EP97918054A patent/EP0890172B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0890172B1 (de) | 2000-06-07 |
ES2148963T3 (es) | 2000-10-16 |
DE59701848D1 (de) | 2000-07-13 |
WO1997037352A1 (de) | 1997-10-09 |
DE19612439C2 (de) | 2001-02-01 |
ATE193783T1 (de) | 2000-06-15 |
DE19612439A1 (de) | 1997-10-02 |
EP0890172A1 (de) | 1999-01-13 |
BR9708365A (pt) | 1999-08-03 |
RU2169951C2 (ru) | 2001-06-27 |
KR20000005052A (ko) | 2000-01-25 |
US6034902A (en) | 2000-03-07 |
JPH11507164A (ja) | 1999-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4648076A (en) | Circuit having a data memory and addressing unit for reading, writing and erasing the memory | |
CN109901790B (zh) | 存储器系统及控制方法 | |
CN1078721C (zh) | 数据保护电路 | |
US6034889A (en) | Electrically erasable and programmable non-volatile memory having a protectable zone and an electronic system including the memory | |
US8275927B2 (en) | Storage sub-system for a computer comprising write-once memory devices and write-many memory devices and related method | |
CN101305386B (zh) | 可携带辅助存储装置 | |
KR960701415A (ko) | 프로그램으로 제어되는 시큐리티 액세스 콘트롤을 가진 보안성 메모리 카드 | |
SG48001A1 (en) | A secure memory card | |
WO1998030958A1 (en) | Secure multiple application ic card system | |
CN106463172A (zh) | 用于执行多重存储器操作的设备及方法 | |
CN109003641A (zh) | 存储设备及其操作方法 | |
US5907854A (en) | Flash memory file system for writing data files without rewriting an entire volume | |
CN1355922A (zh) | 具有地址扰频的存储器阵列 | |
US20040205314A1 (en) | Semiconductor memory with access protection scheme | |
JP2645368B2 (ja) | 電気的にプログラム可能なromにデータをプログラムする方法 | |
CN104951249A (zh) | 存储器控制设备、信息处理设备及其控制方法 | |
CN108932963A (zh) | 固态硬盘的物理安全擦除 | |
CN1214793A (zh) | 半导体存储装置 | |
US4712177A (en) | Circuit for a cord carrier having a memory and an access control unit for secure data access | |
US5978915A (en) | Device for the protection of the access to memory words | |
US20030043636A1 (en) | Non-volatile memory with address descrambling | |
DE102004018473A1 (de) | Monolithische Lesen-beim-Schreiben-Flashspeicher-Vorrichtung | |
US6724663B2 (en) | Erase block architecture for non-volatile memory | |
WO2006119282A2 (en) | Memory with isolated master boot record | |
CN105589810B (zh) | 数据储存器件及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |