RU98112274A - Фильтрующий сопроцессор - Google Patents

Claims (13)

1. Способ декодирования ортогонально модулированного сигнала в приемнике, причем этот ортогонально модулированный сигнал содержит множество символов, отличающийся тем, что содержит операции: приема символов в первую и вторую ветви приемника, причем прием символов между первой и второй ветвями смещен на заданный период времени, независимого декодирования символов с четными номерами в первой ветви приемника и символов с нечетными номерами во второй ветви приемника для получения декодированной информации для каждой ветви приемника, комбинирования декодированной информации для каждой ветви приемника и обработки комбинированной декодированной информации в приемнике.

2. Способ по п.1, отличающийся тем, что ортогонально модулированный сигнал дополнительно содержит смещенный сигнал, модулированный посредством квадратурной манипуляции фазовым сдвигом (КМФС).

3. Способ по п.2, отличающийся тем, что смещенный сигнал, модулированный посредством квадратурной манипуляции фазовым сдвигом, дополнительно содержит сигнал, модулированный посредством манипуляции минимальным фазовым сдвигом (МФС), или сигнал, модулированный посредством гауссовской манипуляции минимальным фазовым сдвигом (ГМФС).

4. Способ по п.1, отличающийся тем, что приемник является совместимым с интерфейсом излучения множественного доступа с временным разделением каналов (МДВР).

5. Способ по п.4, отличающийся тем, что интерфейс излучения МДВР дополнительно содержит интерфейс излучения МДВР, совместимый с интерфейсом излучения МДВР Group Special Mobile (GSM).

6. Фильтрующий сопроцессор, отличающийся тем, что содержит первую память для хранения информации о данных, вторую память для хранения коэффициентов и контроллер для управления умножителем-накопителем для выполнения функций умножения-накопления во множестве режимов работы и для координации поиска информации о данных и коэффициентов.

7. Фильтрующий сопроцессор по п.6, отличающийся тем, что режим работы дополнительно содержит корреляцию между последовательностью комплексных данных и последовательностью с чередованием, причем эта последовательность с чередованием содержит чередующиеся чисто вещественные - чисто мнимые комплексные величины.

8. Фильтрующий сопроцессор по п.6, отличающийся тем, что режим работы дополнительно содержит корреляцию между последовательностью избыточно дискретизированных 2х комплексных данных и последовательностью с чередованием, причем эта последовательность с чередованием содержит 1Х чередующихся чисто вещественных - чисто мнимых комплексных величин.

9. Фильтрующий сопроцессор по п.6, отличающийся тем, что режим работы дополнительно содержит согласованную фильтрацию, причем входные данные являются комплексными, коэффициенты, относящиеся к согласованной фильтрации, являются комплексными, а выходные данные являются действительной частью последовательности чередующихся чисто вещественных - чисто мнимых данных.

10. Фильтрующий сопроцессор по п.6, отличающийся тем, что режим работы использует устройство прямого доступа к памяти для перемещения входных данных из памяти к фильтрующему сопроцессору и выходных данных от фильтрующего сопроцессора в память без вмешательства центрального процессора.

11. Корректор для использования в приемнике, совместимом с системой радиосвязи, отличающийся тем, что содержит: корреляционный блок для корреляции последовательности комплексных данных и последовательности с чередованием, причем эта последовательность с чередованием содержит чередующиеся чисто вещественные - чисто мнимые комплексные величины; блок согласованной фильтрации для согласованной фильтрации комплексных входных данных с применением комплексных коэффициентов и вывода действительной части последовательности чередующихся чисто вещественных - чисто мнимых данных и блок оценки последовательности методом максимального правдоподобия для оценки сигнала, переданного в системе радиосвязи на основе выходных данных блока согласованной фильтрации.

12. Корректор по п.11, отличающийся тем, что корреляционный блок и блок согласованной фильтрации выполнены с использованием первой и второй памяти и контроллера для управления умножителем-накопителем для осуществления функций умножения-накопления в первом режиме, относящемся к корреляции, и втором режиме, относящемся к согласованной фильтрации.

13. Корректор по п.12, отличающийся тем, что первый режим, относящиеся к корреляции, и второй режим, относящийся к согласованной фильтрации, выполняются в фильтрующем сопроцессоре внутри процессора цифровых сигналов.