RU2767176C1 - Trigger logic element nor - Google Patents

Trigger logic element nor Download PDF

Info

Publication number
RU2767176C1
RU2767176C1 RU2021119022A RU2021119022A RU2767176C1 RU 2767176 C1 RU2767176 C1 RU 2767176C1 RU 2021119022 A RU2021119022 A RU 2021119022A RU 2021119022 A RU2021119022 A RU 2021119022A RU 2767176 C1 RU2767176 C1 RU 2767176C1
Authority
RU
Russia
Prior art keywords
resistor
transistors
transistor
output
logic element
Prior art date
Application number
RU2021119022A
Other languages
Russian (ru)
Inventor
Геннадий Иванович Передельский
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет»
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет» filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет»
Priority to RU2021119022A priority Critical patent/RU2767176C1/en
Application granted granted Critical
Publication of RU2767176C1 publication Critical patent/RU2767176C1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

FIELD: digital circuitry; electronic equipment.
SUBSTANCE: invention relates to digital circuitry, automation and industrial electronics. Trigger logic element NOR is implemented using five transistors, five resistors, source of supply constant voltage and source of reference constant voltage in the form of low-power source of increased stability, wherein emitter of additional fifth p-n-p transistor is connected to common terminal of first resistor, collectors of first and second transistors, base of the additional transistor is connected to the common terminal of the third resistor, collectors of the third and fourth transistors, the collector of the additional transistor is also connected to the base of the fourth transistor, and to one of two terminals of the fifth resistor, the free terminal of this fifth resistor is connected to the free terminal of the fourth resistor and their common terminal forms the output of the logic element relative to "ground".
EFFECT: increasing load capacity of trigger logic element NOR.
1 cl, 2 dwg

Description

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.The invention relates to digital circuitry, automation and industrial electronics. In particular, it can be used in computer technology blocks built on logical elements.

Известен двухвходовой логический элемент ИЛИ-НЕ [1 Шило В.Л. Л.М. Популярные цифровые микросхемы. - М.: Радио и связь, 1987, стр. 38, рис. 1.21, в], содержащий шесть транзисторов, пять резисторов, один диод и источник питающего напряжения.Known two-input logic element OR-NOT [1 Shilo V.L. L.M. Popular digital circuits. - M.: Radio and communication, 1987, p. 38, fig. 1.21, in], containing six transistors, five resistors, one diode and a supply voltage source.

Недостаток его заключается в том, что у него малая нагрузочная способность. Электрический ток только одного из имеющихся транзисторов формирует электрический ток внешней нагрузки. Если бы удалось увеличить число транзистор, формирующих ток нагрузки из общего числа имеющихся транзисторов, то это привело бы к увеличению максимальной силы электрического тока внешней нагрузки логического элемента и в результате к повышению нагрузочной способности.Its disadvantage is that it has a low load capacity. The electric current of only one of the available transistors forms the electric current of the external load. If it were possible to increase the number of transistors that form the load current from the total number of available transistors, then this would lead to an increase in the maximum electric current of the external load of the logic element and, as a result, to an increase in the load capacity.

Наиболее близким по технической сущности и достигаемому результату является выбранный в качестве прототипа логический элемент ИЛИ/ИЛИ-НЕ [2 Манаев Е.И. Основы радиоэлектроники. - М.: Радио и связь, 1985, стр. 342, рис. 14.23], содержащий шесть транзисторов, пять резисторов и два источника постоянного напряжения.The closest in technical essence and the achieved result is the logical element OR/OR-NOT chosen as a prototype [2 Manaev E.I. Fundamentals of radio electronics. - M .: Radio and communication, 1985, p. 342, fig. 14.23], containing six transistors, five resistors and two constant voltage sources.

Недостаток его заключается в малой нагрузочной способности. Электрический ток только одного из шести транзисторов формирует ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих электрический ток внешней нагрузки, то это бы привело к увеличению максимальной силы электрического тока нагрузки логического элемента и в результате к повышению нагрузочной способности. Приведенный логический элемент относится к ЭСЛ-элементам (ЭСЛ-эмиттерно-связанная логика).Its disadvantage lies in the low load capacity. The electric current of only one of the six transistors generates an external load current. If it were possible to increase the number of transistors that form the electric current of the external load, then this would lead to an increase in the maximum strength of the electric load current of the logic element and, as a result, to an increase in the load capacity. The given logical element refers to ESL elements (ESL-emitter-coupled logic).

Задача, на решение которой направлено изобретение, состоит в повышении нагрузочной способности триггерного логического элемента ИЛИ-НЕ.The problem to be solved by the invention is to increase the load capacity of the trigger logic element OR-NOT.

Это достигается тем, что в триггерный логический элемент ИЛИ-НЕ, содержащем содержащий источник питающего постоянного напряжения, минусовой вывод которого соединен с общей шиной и заземлен, параллельно включенные первый и второй n-p-n транзисторы, выводы баз которых образуют относительно «земли» два входа логического элемента, первый резистор, включенный между выходом питающего источника (его плюсовой вывод) и общим выводом коллекторов первого и второго транзисторов, второй резистор, включенный между «землей» и общим выводом эмиттеров этих же (первого и второго) двух транзисторов, последовательно включенные третий резистор и третий тоже n-p-n транзистор, свободный вывод третьего резистора подсоединен к общему выводу первого резистора и выхода питающего источника, эмиттер третьего транзистора подключен к общему выводу второго резистора, эмиттеров первого и второго транзисторов, к базе третьего транзистора подсоединен выход (плюсовой вывод) источника опорного напряжения (маломощный источник постоянного напряжения повышенной стабильности), минусовой вывод этого источника заземлен, последовательно между собой включенные четвертый n-p-n транзистор и четвертый резистор, подсоединенный к эмиттеру четвертого транзистора, также имеется пятый резистор, введен p-n-p дополнительный транзистор, эмиттер которого подсоединен к общему выводу первого резистора, коллекторов первого и второго транзисторов, база дополнительного транзистора подключена к общему выводу третьего резистора, коллекторов третьего и четвертого транзисторов, коллектор дополнительного транзистора подсоединен и к базе четвертого транзистора, и к одному из двух выводов пятого резистора, свободный вывод этого пятого резистора соединен со свободным выводом четвертого резистора и их общий вывод образует относительно «земли» выход логического элемента.This is achieved by the fact that in the OR-NOT trigger logic element, which contains a source of DC supply voltage, the negative output of which is connected to a common bus and grounded, the first and second npn transistors are connected in parallel, the base outputs of which form two inputs of the logic element relative to the "ground" , the first resistor connected between the output of the supply source (its positive terminal) and the common output of the collectors of the first and second transistors, the second resistor connected between the "ground" and the common output of the emitters of the same (first and second) two transistors, the third resistor connected in series and the third is also an npn transistor, the free terminal of the third resistor is connected to the common terminal of the first resistor and the output of the supply source, the emitter of the third transistor is connected to the common terminal of the second resistor, the emitters of the first and second transistors, the output (positive terminal) of the reference voltage source is connected to the base of the third transistor ( low power source DC voltage of increased stability), the negative output of this source is grounded, the fourth npn transistor and the fourth resistor are connected in series with each other, connected to the emitter of the fourth transistor, there is also a fifth resistor, an additional pnp transistor is introduced, the emitter of which is connected to the common output of the first resistor, the collectors of the first and the second transistor, the base of the additional transistor is connected to the common terminal of the third resistor, the collectors of the third and fourth transistors, the collector of the additional transistor is connected both to the base of the fourth transistor and to one of the two terminals of the fifth resistor, the free terminal of this fifth resistor is connected to the free terminal of the fourth resistor and their common output forms with respect to the "ground" the output of the logic element.

В триггерном логическом элементе ИЛИ-НЕ общая шина (минусовой вывод) источника 1 питающего постоянного напряжения заземлена. Параллельно включены два n-p-n транзистора 2 и 3, выводы баз которых образуют относительно «земли» два входа х1 и х2 логического элемента. Первый резистор 4 включен между выходом питающего источника 1 (его плюсовой вывод) и общим выводом коллекторов транзисторов 2, 3, а второй резистор 5-между «землей» и общим выводом эмиттеров этих двух транзисторов 2, 3. Последовательно включены резистор 6 и n-p-n транзистор 7. Свободный вывод резистора 6 подсоединен к общему выводу резистора 4 и выхода питающего источника 1. Эмиттер транзистора 7 подключен к общему выводу резистора 5 и эмиттеров транзисторов 2, 3. С базой транзистора 7 соединен выход (плюсовой вывод) источника 8 опорного напряжения (маломощный источник постоянного напряжения повышенной стабильности), минусовой вывод этого источника заземлен.In the trigger logic element OR-NOT, the common bus (negative output) of the source 1 of the DC supply voltage is grounded. Two npn transistors 2 and 3 are connected in parallel, the outputs of the bases of which form, relative to the "ground", two inputs x 1 and x 2 of the logic element. The first resistor 4 is connected between the output of the supply source 1 (its positive terminal) and the common output of the collectors of transistors 2, 3, and the second resistor 5 is connected between the "ground" and the common output of the emitters of these two transistors 2, 3. Resistor 6 and npn transistor are connected in series 7. The free terminal of resistor 6 is connected to the common terminal of resistor 4 and the output of power source 1. The emitter of transistor 7 is connected to the common terminal of resistor 5 and the emitters of transistors 2, 3. The output (positive terminal) of the reference voltage source 8 (low power) is connected to the base of transistor 7. DC voltage source of increased stability), the negative terminal of this source is grounded.

Последовательно между собой включены n-p-n транзистор 9 и резистор 10. Коллектор транзистора 9 подсоединен к общему выводу резистора 6 и коллектора транзистора 7. Свободный вывод резистора 10 соединен с выходом

Figure 00000001
относительно «земли» логического элемента. Последовательно включены p-n-p транзистор 11 и резистор 12. Эмиттер транзистора 11 подсоединен к общему выводу резистора 4 и коллекторов транзисторов 2, 3. База транзистора 11 подключена к общему выводу резистора 6 и коллекторов транзисторов 7 и 9. Коллектор транзистора 11 соединен и с базой транзистора 9, и с одним из выводов резистора 12. Другой вывод резистора 12 подключен к общему выводу резистора 10 и выхода логического элемента
Figure 00000001
. npn transistor 9 and resistor 10 are connected in series with each other . The collector of transistor 9 is connected to the common terminal of resistor 6 and the collector of transistor 7. The free terminal of resistor 10 is connected to the output
Figure 00000001
relative to the "ground" of the logic element. A pnp transistor 11 and a resistor 12 are connected in series . The emitter of transistor 11 is connected to the common terminal of resistor 4 and collectors of transistors 2, 3. The base of transistor 11 is connected to the common terminal of resistor 6 and collectors of transistors 7 and 9. The collector of transistor 11 is connected to both the base of transistor 9 and to one of the terminals of resistor 12. The other terminal of resistor 12 is connected to the common terminal of resistor 10 and the output of the logic element
Figure 00000001
.

На фиг. 1 часть схемы на транзисторах 9 и 11 является триггером на транзисторах противоположного типа проводимости, а часть схемы на транзисторах 2, 3 и 7 представляет собой ЭСЛ-элемент (точнее переключатель тока). Резисторы 4 и 6 входят и в состав переключателя тока, и в состав триггера на транзисторах противоположного типа проводимости. На фиг. 1 также приведен пунктирными линиями резистор Rн, условно отображающий внешнюю нагрузку логического элемента.In FIG. 1 part of the circuit on transistors 9 and 11 is a trigger on transistors of the opposite type of conductivity, and part of the circuit on transistors 2, 3 and 7 is an ESL element (more precisely, a current switch). Resistors 4 and 6 are both part of the current switch and the trigger on transistors of the opposite type of conductivity. In FIG. 1 also shows in dashed lines the resistor Rн , conditionally displaying the external load of the logic element.

Триггерный логический элемент ИЛИ-НЕ работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень - уровень логического нуля соответствует значениям напряжения в районе нуля или ближе к нулю, высокий уровень - уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырех вольт).Trigger logic element OR-NOT works as follows. Digital electronics uses low and high level electrical input and output signals. Low level - the level of logical zero corresponds to voltage values in the region of zero or closer to zero, high level - the level of logical one corresponds to voltage values in the region of units of volts (often in the region of four volts).

Триггер на транзисторах 9, 11 противоположного типа проводимости имеет два состояния равновесия. В первом (условно) состоянии оба транзистора закрыты и не проводят электрический ток. Тогда в том числе на резисторах 6 и 12 нулевые значения напряжения. Они прикладываются к базам транзисторов 9, 11 меньше пороговых напряжений этих транзисторов по абсолютной величине и в итоге поддерживают эти транзисторы в закрытом состоянии. Во втором (условно) состоянии транзисторы 9 и 11 открыты, их электрические токи создают напряжения в том числе на резисторах 6 и 12 по абсолютной величине и по значениям больше пороговых напряжений транзисторов и поддерживают транзисторы 9, 11 в открытом состоянии. Триггер на транзисторах противоположного типа проводимости, как и другие распространенные триггеры, переходит из первого состояния во второе и наоборот, когда управляющие входные напряжения по своим значениям превышают значения напряжений соответствующих порогов срабатывания триггера.The trigger on transistors 9, 11 of the opposite type of conductivity has two equilibrium states. In the first (conditionally) state, both transistors are closed and do not conduct electric current. Then, including resistors 6 and 12, zero voltage values. They are applied to the bases of transistors 9, 11 less than the threshold voltages of these transistors in absolute value and, as a result, they support these transistors in the closed state. In the second (conditionally) state, transistors 9 and 11 are open, their electric currents create voltages, including on resistors 6 and 12, in absolute value and in values greater than the threshold voltages of the transistors and keep transistors 9, 11 in the open state. A flip-flop on transistors of the opposite type of conductivity, like other common flip-flops, passes from the first state to the second and vice versa when the control input voltages exceed the values of the voltages of the corresponding trigger thresholds.

Работа логического элемента ИЛИ-НЕ отражается таблицей истинности (фиг. 2), где х1 и х2 - условное отображение входных сигналов,

Figure 00000001
- условное отображение сигнала на выходе логического элемента и N - номер строки по порядку. В соответствии с первой строкой таблицы истинности на оба входа х1 и х2 логического элемента поступают напряжения уровня логического нуля и в худшем случае состояние транзисторов 2 и 3 в районе их пороговых напряжений. Тогда значение силы электрического тока через резистор 4 весьма мало и соответственно малым является падение напряжения на этом резисторе. Плюсом оно через резистор 6 приложено к базе p-n-p транзистора 11, а минусом - к эмиттеру этого транзистора, поэтому оно не может перевести триггер на транзисторах 9, 11 во второе состояние, а с учетом его малого значения по существу не влияет на состояние триггера. За счет соответствующего значения напряжения источника 8 опорного напряжения обеспечивается требующееся напряжение на резисторе 6 для поддержания транзистора 11 в открытом состоянии, а триггера на транзисторах 9, 11 - во втором состоянии. Напряжение на резисторе 6 минусом приложено к базе p-n-p транзистора 11, а плюсом через резистор 4 к его эмиттеру. За счет электрического тока транзисторов 9, 11 триггера на транзисторах противоположного типа проводимости на выходе
Figure 00000001
логического элемента и на условной нагрузке Rн имеется высокий уровень напряжения - уровень логической единицы.The operation of the logical element OR-NOT is reflected by the truth table (Fig. 2), where x 1 and x 2 - conditional display of input signals,
Figure 00000001
- conditional display of the signal at the output of the logic element and N - line number in order. In accordance with the first line of the truth table, both inputs x 1 and x 2 of the logic element receive voltages of the logic zero level and, in the worst case, the state of transistors 2 and 3 in the region of their threshold voltages. Then the value of the electric current through resistor 4 is very small and, accordingly, the voltage drop across this resistor is small. Plus, it is applied through resistor 6 to the base of the pnp transistor 11, and minus - to the emitter of this transistor, so it cannot transfer the trigger on transistors 9, 11 to the second state, and given its small value, it essentially does not affect the state of the trigger. Due to the corresponding voltage value of the reference voltage source 8, the required voltage across the resistor 6 is provided to maintain the transistor 11 in the open state, and the trigger on the transistors 9, 11 is in the second state. The voltage across the resistor 6 is applied by the minus to the base of the pnp transistor 11, and by the plus through the resistor 4 to its emitter. Due to the electric current of transistors 9, 11 trigger on transistors of the opposite type of conductivity at the output
Figure 00000001
logical element and on the conditional load Rn there is a high voltage level - the level of a logical unit.

В соответствии с 2-4 строками таблицы истинности (фиг. 2) на один из двух входов логического элемента или на оба его входа х1 и х2 подается напряжение уровня логической единицы и сила электрического тока через резисторы 4 и 5 имеет повышенное значение. Напряжение на резисторе 5 должно обеспечить такую разность выходного напряжения источника 8 опорного напряжения и напряжения на резисторе 5 (по существу это напряжение между базой и эмиттером транзистора 7), чтобы состояние транзистора 7 было в районе порогового напряжения или близкое к этому состоянию. Тогда сила коллекторного тока транзистора 7 имеет малое значение. Напряжение с резистора 6 минусом, как и ранее, приложено к базе транзистора 11, но оно тоже имеет малое значение меньше порогового напряжения срабатывания триггера на транзисторах противоположного типа проводимости по абсолютной величине и не может перевести этот триггер во второе состояние. Дополнительно к приведенному первое состояние триггера поддерживает напряжение с резистора 4, оно плюсом через резистор 6 приложено к базе p-n-p транзистора 11 и может иметь и имеет достаточное для этого значение напряжения. Отсутствие электрических токов транзисторов 9, 11 триггера на транзисторах противоположного типа проводимости в первом его состоянии обеспечивает на нагрузке Rн и на выходе логического элемента

Figure 00000001
напряжение уровня логического нуля.In accordance with 2-4 lines of the truth table (Fig. 2) to one of the two inputs of the logic element or to both of its inputs xone them2 the logic-one level voltage is applied and the electric current through resistors 4 and 5 has an increased value. The voltage across the resistor 5 should provide such a difference between the output voltage of the reference voltage source 8 and the voltage across the resistor 5 (essentially this is the voltage between the base and emitter of the transistor 7) so that the state of the transistor 7 is in the region of the threshold voltage or close to this state. Then the strength of the collector current of the transistor 7 is of little importance. The voltage from resistor 6 minus, as before, is applied to the base of transistor 11, but it also has a small value less than the threshold voltage of the trigger on transistors of the opposite type of conductivity in absolute value and cannot transfer this trigger to the second state. In addition to the above, the first state of the trigger maintains the voltage from resistor 4, it is applied to the base with a plus through resistor 6pnptransistor 11 and can and does have a voltage value sufficient for this. The absence of electric currents of transistors 9, 11 of the trigger on transistors of the opposite type of conductivity in its first state provides on the loadRнand on gate output
Figure 00000001
logic zero level voltage.

Таким образом, в триггерном логическом элементе ИЛИ-НЕ сила электрического тока внешней нагрузки равна сумме силы токов двухThus, in the trigger logic element OR-NOT, the strength of the electric current of the external load is equal to the sum of the strength of the currents of the two

Claims (1)

Триггерный логический элемент ИЛИ-НЕ, содержащий источник питающего постоянного напряжения, минусовой вывод которого соединён с общей шиной и заземлён, параллельно включённые первый и второй n-p-n транзисторы, выводы баз которых образуют относительно «земли» два входа логического элемента, первый резистор, включённый между выходом питающего источника (его плюсовой вывод) и общим выводом коллекторов первого и второго транзисторов, второй резистор, включённый между «землёй» и общим выводом эмиттеров этих же (первого и второго) двух транзисторов, последовательно включённые третий резистор и третий тоже n-p-n транзистор, свободный вывод третьего резистора подсоединён к общему выводу первого резистора и выхода питающего источника, эмиттер третьего транзистора подключён к общему выводу второго резистора, эмиттеров первого и второго транзисторов, к базе третьего транзистора подсоединён выход (плюсовой вывод) источника опорного напряжения (маломощный источник постоянного напряжения повышенной стабильности), минусовой вывод этого источника заземлён, последовательно между собой включённые четвёртый n-p-n транзистор и четвёртый резистор, подсоединённый к эмиттеру четвёртого транзистора, также имеется пятый резистор, отличающийся тем, что в него введён p-n-p дополнительный транзистор, эмиттер которого подсоединён к общему выводу первого резистора, коллекторов первого и второго транзисторов, база дополнительного транзистора подключена к общему выводу третьего резистора, коллекторов третьего и четвёртого транзисторов, коллектор дополнительного транзистора подсоединён и к базе четвёртого транзистора, и к одному из двух выводов пятого резистора, свободный вывод этого пятого резистора соединён со свободным выводом четвёртого резистора и их общий вывод образует относительно «земли» выход логического элемента.Trigger OR-NOT logic element containing a DC supply voltage source, the negative output of which is connected to a common bus and grounded, the first and second npn transistors connected in parallel, the base terminals of which form two inputs of the logic element relative to the "ground", the first resistor connected between the output supply source (its positive terminal) and the common terminal of the collectors of the first and second transistors, the second resistor connected between the "ground" and the common terminal of the emitters of the same (first and second) two transistors, the third resistor connected in series and the third also an npn transistor, a free output of the third resistor is connected to the common terminal of the first resistor and the output of the supply source, the emitter of the third transistor is connected to the common terminal of the second resistor, the emitters of the first and second transistors, the output (positive terminal) of the reference voltage source (low-power constant voltage source of increased stability), the negative output of this source is grounded, the fourth npn transistor and the fourth resistor are connected in series with each other, connected to the emitter of the fourth transistor, there is also a fifth resistor, characterized in that an additional pnp transistor is introduced into it, the emitter of which is connected to the common output of the first resistor , collectors of the first and second transistors, the base of the additional transistor is connected to the common terminal of the third resistor, collectors of the third and fourth transistors, the collector of the additional transistor is connected both to the base of the fourth transistor and to one of the two terminals of the fifth resistor, the free terminal of this fifth resistor is connected to the free the output of the fourth resistor and their common output forms the output of the logic element relative to the "ground".
RU2021119022A 2021-06-30 2021-06-30 Trigger logic element nor RU2767176C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2021119022A RU2767176C1 (en) 2021-06-30 2021-06-30 Trigger logic element nor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2021119022A RU2767176C1 (en) 2021-06-30 2021-06-30 Trigger logic element nor

Publications (1)

Publication Number Publication Date
RU2767176C1 true RU2767176C1 (en) 2022-03-16

Family

ID=80736877

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2021119022A RU2767176C1 (en) 2021-06-30 2021-06-30 Trigger logic element nor

Country Status (1)

Country Link
RU (1) RU2767176C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2805495C2 (en) * 2022-03-17 2023-10-17 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element or/or-not

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0423940A2 (en) * 1989-09-18 1991-04-24 Fujitsu Limited A logic circuit
US5111077A (en) * 1990-06-19 1992-05-05 Intel Corporation BiCMOS noninverting buffer and logic gates
US6492840B1 (en) * 1998-07-13 2002-12-10 Texas Instruments Incorporated Current mode logic gates for low-voltage high-speed applications
RU2211528C2 (en) * 2001-05-08 2003-08-27 Российский Федеральный Ядерный Центр - Всероссийский Научно-Исследовательский Институт Экспериментальной Физики Flip-flop device
RU2689198C1 (en) * 2018-10-09 2019-05-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Triggering asynchronous d-trigger
RU2693297C1 (en) * 2018-10-09 2019-07-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Triggered asynchronous rs flip-flop
RU2710962C1 (en) * 2019-06-27 2020-01-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element or
RU2710937C1 (en) * 2018-10-09 2020-01-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Triggering logic element nor
RU2726853C1 (en) * 2020-02-03 2020-07-16 Федеральное государственное бюджетное образовательное учреждение высшего образования. "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element or/nor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0423940A2 (en) * 1989-09-18 1991-04-24 Fujitsu Limited A logic circuit
US5111077A (en) * 1990-06-19 1992-05-05 Intel Corporation BiCMOS noninverting buffer and logic gates
US6492840B1 (en) * 1998-07-13 2002-12-10 Texas Instruments Incorporated Current mode logic gates for low-voltage high-speed applications
RU2211528C2 (en) * 2001-05-08 2003-08-27 Российский Федеральный Ядерный Центр - Всероссийский Научно-Исследовательский Институт Экспериментальной Физики Flip-flop device
RU2689198C1 (en) * 2018-10-09 2019-05-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Triggering asynchronous d-trigger
RU2693297C1 (en) * 2018-10-09 2019-07-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Triggered asynchronous rs flip-flop
RU2710937C1 (en) * 2018-10-09 2020-01-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Triggering logic element nor
RU2710962C1 (en) * 2019-06-27 2020-01-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element or
RU2726853C1 (en) * 2020-02-03 2020-07-16 Федеральное государственное бюджетное образовательное учреждение высшего образования. "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element or/nor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
МАНАЕВ Е.И., "Основы радиоэлектроники", Москва, Радио и связь, 1985, стр. 342, рис. 14.23. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2805495C2 (en) * 2022-03-17 2023-10-17 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element or/or-not

Similar Documents

Publication Publication Date Title
RU2726853C1 (en) Trigger logic element or/nor
RU2710950C1 (en) Trigger logic element or on field-effect transistors
US2964653A (en) Diode-transistor switching circuits
RU2715178C1 (en) Trigger logic element on field-effect transistors
RU2710962C1 (en) Trigger logic element or
RU2704748C1 (en) Flip-flop logic element not on field-effect transistors
RU2710937C1 (en) Triggering logic element nor
RU2693297C1 (en) Triggered asynchronous rs flip-flop
RU2767176C1 (en) Trigger logic element nor
RU2727613C1 (en) Triggering and/nand logic element
RU2728954C1 (en) Trigger logic element and
RU2689198C1 (en) Triggering asynchronous d-trigger
RU2700195C1 (en) Trigger adder modulo two
RU2710845C1 (en) Trigger logic element not
RU2797567C1 (en) Trigger logic element or
RU2805495C2 (en) Trigger logic element or/or-not
RU2760464C1 (en) Trigger logic element and-not
RU2767177C1 (en) Trigger logic element or/nor
RU2789166C1 (en) And/and-not trigger logic element
RU2771668C1 (en) Trigger asynchronous d trigger
RU2792973C1 (en) Trigger logic element and-not/or-not
RU2760206C1 (en) Trigger logic element is not/or/and/or-not/and-not
RU2802370C1 (en) Trigger logic element and
RU2745398C1 (en) Trigger logic gate and/or
RU2785277C1 (en) Trigger gate and/or