RU2728954C1 - Trigger logic element and - Google Patents

Trigger logic element and Download PDF

Info

Publication number
RU2728954C1
RU2728954C1 RU2019136744A RU2019136744A RU2728954C1 RU 2728954 C1 RU2728954 C1 RU 2728954C1 RU 2019136744 A RU2019136744 A RU 2019136744A RU 2019136744 A RU2019136744 A RU 2019136744A RU 2728954 C1 RU2728954 C1 RU 2728954C1
Authority
RU
Russia
Prior art keywords
resistor
transistor
additional
terminal
collector
Prior art date
Application number
RU2019136744A
Other languages
Russian (ru)
Inventor
Геннадий Иванович Передельский
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ)
Priority to RU2019136744A priority Critical patent/RU2728954C1/en
Application granted granted Critical
Publication of RU2728954C1 publication Critical patent/RU2728954C1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Abstract

FIELD: digital circuitry.SUBSTANCE: invention relates to digital circuitry, automation and industrial electronics. In particular, it can be used in units of computer equipment, built on logic elements. Disclosed is a trigger logic element AND, which comprises four transistors, seven resistors and a source of supplying direct voltage. Novelty is that two transistors and four resistors are introduced.EFFECT: higher loading capacity of trigger logic element AND.1 cl, 2 dwg

Description

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.The invention relates to digital circuitry, automation and industrial electronics. It, in particular, can be used in blocks of computing technology, built on logical elements.

Известна первая (левая) выделенная пунктирными линиями часть схемы, выполняющая логическую функцию И [1 Гольбенгер Л.М. Импульсные устройства. - М.: Радио и связь, 1981, стр. 40, рис. 2.19, в], содержащая двухэмиттерный транзистор, резистор и источник питающего постоянного напряжения.Known is the first (left) part of the circuit, highlighted by dotted lines, that performs the logical function AND [1 Golbenger L.M. Impulse devices. - M .: Radio and communication, 1981, p. 40, fig. 2.19, c], containing a two-emitter transistor, a resistor and a DC voltage supply.

Недостаток её заключается в том, что у неё малая нагрузочная способность. Для повышения нагрузочной способности здесь следует уменьшать значение сопротивления резистора, но это приводит к существенному неприемлемому уменьшению выходного сопротивления источников входных сигналов, поэтому такой вариант повышения нагрузочной способности не нашёл распространения. Its disadvantage is that it has a low load capacity. To increase the load capacity, the value of the resistance of the resistor should be reduced here, but this leads to a significant unacceptable decrease in the output resistance of input signal sources, therefore, this option for increasing the load capacity has not found widespread use.

Наиболее близким по технической сущности и достигаемому результату является выбранная в качестве прототипа схема, выполняющая операцию И [1, стр. 52, рис. 2.27], содержащая два транзистора (двухэмиттерный и одноэмитттерный), три резистора и источник питающего постоянного напряжения. Названная схема может иметь ещё один транзистор (дополнительный), если существует потребность иметь в схеме определённый известный выход - выход с открытым коллектором [1, стр. 52, второй образец].The closest in technical essence and the achieved result is the circuit selected as a prototype that performs the operation AND [1, p. 52, Fig. 2.27], containing two transistors (two-emitter and one-emitter), three resistors and a DC voltage supply. The named circuit can have one more transistor (additional), if there is a need to have a certain known output in the circuit - an open collector output [1, p. 52, second sample].

Недостатком её является малая нагрузочная способность. Электрический ток только одного транзистора формирует ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих электрический ток внешней нагрузки, то это привело бы к увеличению максимальной силы электрического тока нагрузки логического элемента и в результате к повышению нагрузочной способности. Its disadvantage is its low load capacity. The electric current of only one transistor forms the external load current. If it was possible to increase the number of transistors that form the electric current of the external load, then this would lead to an increase in the maximum electric current of the load of the logic element and, as a result, to an increase in the load capacity.

Задача, на решение которой направлено изобретение, состоит в повышении нагрузочной способности триггерного логического элемента И.The problem to be solved by the invention is to increase the load capacity of the trigger logic element I.

Это достигается тем, что в триггерный логический элемент И, содержащий источник питающего постоянного напряжения, общая (минусовая) шина которого заземлена, первый резистор, первый вывод которого подключён к выходу (плюсовой вывод) источника питающего постоянного напряжения, а второй вывод - к базе первого двухэмиттерного (n-p-n) транзистора, два вывода двухэмиттеров которого образуют относительно «земли» два входа логического элемента И, последовательно между собой включённые второй резистор, второй (n-p-n) транзистор и третий резистор, свободный вывод второго резистора подключён к общему выводу первого резистора и выхода источника питающего постоянного напряжения, база второго транзистора соединена с коллектором первого транзистора и свободный вывод третьего резистора заземлён, введены два транзистора и четыре резистора, последовательно между собой включены первый дополнительный (n-p-n) транзистор и первый дополнительный резистор, коллектор первого дополнительного транзистора подключён к общему выводу второго резистора и коллектора второго транзистора, последовательно между собой включены второй дополнительный резистор, второй дополнительный (p-n-p) транзистор и третий дополнительный резистор, свободный вывод второго дополнительного резистора подключён к общему выводу первого, второго резисторов и выхода источника питающего постоянного напряжения, база второго дополнительного транзистора подключена к общему выводу второго резистора и коллекторов второго и дополнительного первого транзисторов, общий вывод коллектора второго дополнительного транзистора и дополнительного третьего резистора подсоединён к базе первого дополнительного транзистора, свободный вывод третьего дополнительного резистора соединён со свободным выводом первого дополнительного резистора общий вывод двух последних элементов образует относительно «земли» выход логического элемента И, четвёртый дополнительный резистор включён между «землёй» и общим выводом второго дополнительного резистора и эмиттера второго дополнительного транзистора.This is achieved by the fact that in the trigger logic element AND, containing a source of supplying constant voltage, the common (minus) bus of which is grounded, the first resistor, the first terminal of which is connected to the output (positive terminal) of the supply DC voltage, and the second terminal to the base of the first a two-emitter (npn) transistor, the two outputs of the two-emitters of which form two inputs of the AND logic element relative to the "ground", the second resistor, the second (npn) transistor and the third resistor are connected in series with each other, the free terminal of the second resistor is connected to the common terminal of the first resistor and the source output supply constant voltage, the base of the second transistor is connected to the collector of the first transistor and the free terminal of the third resistor is grounded, two transistors and four resistors are introduced, the first additional (npn) transistor and the first additional resistor are connected in series, the collector of the first additional transistor is connected connected to the common terminal of the second resistor and the collector of the second transistor, the second additional resistor, the second additional (pnp) transistor and the third additional resistor are connected in series with each other, the free terminal of the second additional resistor is connected to the common terminal of the first, second resistors and the output of the supply constant voltage source, the base of the second additional transistor is connected to the common terminal of the second resistor and the collectors of the second and additional first transistors, the common terminal of the collector of the second additional transistor and the additional third resistor is connected to the base of the first additional transistor, the free terminal of the third additional resistor is connected to the free terminal of the first additional resistor, the common terminal of the two of the last elements forms the output of the AND logic element relative to the "ground", the fourth additional resistor is connected between the "ground" and the common terminal of the second additional resistor and the emitter and the second additional transistor.

Сущность изобретения поясняется схемой триггерного логического элемента И (фиг. 1) и таблицей истинности (фиг. 2).The essence of the invention is illustrated by a circuit of a trigger logic element AND (Fig. 1) and a truth table (Fig. 2).

В триггерном логическом элементе И (фиг. 1) общая шина (минусовой вывод) источника 1 питающего постоянного напряжения заземлена. Первый вывод резистора 2 подключён к выходу (плюсовой вывод) источника 1. Второй его вывод соединён с базой двухэмиттерного n-p-n транзистора 3, два вывода двух эмиттеров которого образуют относительно «земли» два входа логического элемента Их1 и х2. Последовательно между собой включены n-p-n транзистор 4 и резистор 5. База транзистора 4 подсоединена к коллектору транзистора 3, а свободный вывод резистора 5 заземлён. In the trigger logic element AND (Fig. 1), the common bus (negative terminal) of the source 1 of the supply DC voltage is grounded. The first terminal of the resistor 2 is connected to the output (positive terminal) of the source 1. Its second terminal is connected to the base of the two-emitter npn transistor 3, the two terminals of the two emitters of which form two inputs of the logic element relative to the "ground" Their 1 and x 2 . NPN transistor 4 and resistor 5 are connected in series with each other. The base of transistor 4 is connected to the collector of transistor 3, and the free terminal of resistor 5 is grounded.

Последовательно включены резистор 6, n-p-n транзистор 7 и резистор 8. Свободный вывод резистора 6 подключён к общему выводу резистора 2 и выхода источника 1. Общий вывод резистора 6 и коллектора транзистора 7 подсоединён к коллектору транзистора 4.Последовательно включены резистор 9, p-n-p транзистор 10 и резистор 11. Свободный вывод резистора 9 подключён к общему выводу резисторов 2, 6 и выхода источника 1. База транзистора 10 подсоединена к общему выводу резистора 6и коллекторов транзисторов 4, 7. Resistor 6, npn transistor 7 and resistor 8 are connected in series. The free terminal of resistor 6 is connected to the common terminal of resistor 2 and the output of source 1. The common terminal of resistor 6 and the collector of transistor 7 is connected to the collector of transistor 4. Resistor 9, pnp transistor 10 and resistor 11. Free terminal of resistor 9 is connected to the common terminal of resistors 2, 6 and the output of source 1. The base of the transistor 10 is connected to the common terminal of resistor 6 and collectors of transistors 4, 7.

Общий вывод коллектора транзистора 10 и резистора 11 соединён с базой транзистора 7.Свободный вывод резистора 11 подключён к свободному выводу резистора 8 и общий вывод последних двух элементов образует относительно «земли» выход логического элемента И

Figure 00000001
, резистор 12 включён между «землёй» и общим выводом резистора 9 и эмиттера транзистора 10. Часть схемы на фиг. 1 на транзисторах 7, 10 и резисторах 6, 8, 9 и 11 является триггером на транзисторах противоположного типа проводимости. На фиг. 1 также приведён пунктирными линиями резистор RH, который условно отображает внешнюю нагрузку логического элемента.The common terminal of the collector of the transistor 10 and the resistor 11 is connected to the base of the transistor 7. The free terminal of the resistor 11 is connected to the free terminal of the resistor 8 and the common terminal of the last two elements forms the output of the AND gate relative to the "ground"
Figure 00000001
, resistor 12 is connected between ground and common terminal of resistor 9 and emitter of transistor 10. Part of the circuit in FIG. 1 on transistors 7, 10 and resistors 6, 8, 9 and 11 is a trigger on transistors of the opposite conductivity type. FIG. 1 is also shown with dotted lines resistor R H , which conventionally displays the external load of the logic element.

Триггерный логический элемент работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень - уровень логического нуля соответствует значениям напряжения в районе нуля (близкому к нулю), высокий уровень - уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырёх вольт). The trigger logic element works as follows. Digital electronics use low and high electrical input and output signals. Low level - the logical zero level corresponds to the voltage values in the region of zero (close to zero), high level - the logical one level corresponds to the voltage values in the region of units of volts (often in the region of four volts).

Работа двухвходового логического элемента И отражается известной таблицей истинности (фиг. 2), где х1 и х2- условное отображение входных сигналов,

Figure 00000001
- условное отображение выходного сигнала и
Figure 00000002
- номер строки по порядку. В соответствии с первой строкой таблицы истинности (фиг.2) имеется высокий уровень напряжения на двух входах х1 и х2 логического элемента. Два базо-эмиттерных p-n перехода и базо-коллекторный переход транзистора 3 находятся в проводящем электрический ток состоянии. В таком состоянии на p-n переходе напряжение имеет сравнительно малое значение. В итоге к базе транзистора 4 приложен высокий уровень напряжения, что вызывает повышенное значение силы электрического коллекторного тока, который замыкается на резистор 6. Напряжение с резистора 6 минусом приложено к p-n-p транзистору 10 и поддерживает его в проводящем электрический ток состоянии с учетом напряжения на резисторе 9 за счет электрического тока через резисторы 9 и 12. На резисторе 11 коллекторный ток транзистора 10 создает напряжение, которое плюсом приложено к базе n-p-n транзистора 7 и поддерживает его в проводящем электрический ток состоянии. Электрические токи транзисторов 7 и 10 замыкаются на внешнюю нагрузку и создают на ней высокий уровень напряжения – уровень логической единицы.The operation of a two-input logical element And is reflected by the well-known truth table (Fig. 2), where x 1 and x 2 are a conditional display of input signals,
Figure 00000001
- conditional display of the output signal and
Figure 00000002
- line number in order. In accordance with the first row of the truth table (figure 2) there is a high voltage level at two inputs x 1 and x 2 of the logic element. Two base-emitter pn junction and base-collector junction of transistor 3 are in an electric current conducting state. In this state, the voltage across the pn junction has a relatively low value. As a result, a high voltage level is applied to the base of the transistor 4, which causes an increased value of the electric collector current, which is closed to the resistor 6. The voltage from the resistor 6 is negatively applied to the pnp transistor 10 and maintains it in a conductive state, taking into account the voltage across the resistor 9 due to the electric current through the resistors 9 and 12. On the resistor 11, the collector current of the transistor 10 creates a voltage that is positively applied to the base of the npn transistor 7 and maintains it in a conductive state. The electric currents of transistors 7 and 10 are closed to an external load and create a high voltage level on it - the level of a logical unit.

В соответствии с четвертой строкой таблицы истинности (фиг.2) на обоих входах логического элемента х1 и х2низкий уровень напряжения. Через три открытые p-n переходы транзистора 3 низкий уровень напряжения обеспечивается на базе транзистора 4. Это положение сохранятся и при второй, третьей строке таблицы истинности, так как на одном из двух базо-эмиттерных переходов здесь имеется низкий уровень напряжения. В итоге сила коллекторного электрического тока транзистора 4 настолько мала, что не оказывает заметного влияния на последующую схему. Электрический ток через резисторы 9 и 12 создает на резисторе 9падение напряжения, плюсом приложенное через резистор 6 к базе p-n-p транзистора 10, а минусом к его эмиттеру. Значение этого напряжения можно получить достаточным для перевода транзистора 10 в непроводящий электрический ток состояние. Тогда напряжение на резисторе 11 переводит транзистор 7 тоже в непроводящий электрический ток состояние. В итоге сила электрических токов транзисторов 7 и 10 в районе нуля обеспечивает на внешней нагрузке напряжение уровня логического нуля.In accordance with the fourth line of the truth table (Fig. 2) at both inputs of the logic element x 1 and x 2, a low voltage level. Through three open pn junctions of transistor 3, a low voltage level is provided at the base of transistor 4. This position will remain in the second, third row of the truth table, since there is a low voltage level at one of the two base-emitter junctions. As a result, the strength of the collector electric current of the transistor 4 is so small that it has no noticeable effect on the subsequent circuit. The electric current through the resistors 9 and 12 creates a voltage drop across the resistor 9, a plus applied through the resistor 6 to the base of the pnp transistor 10, and a minus to its emitter. The value of this voltage can be obtained sufficient to transfer the transistor 10 to a non-conductive state. Then the voltage across the resistor 11 converts the transistor 7 also into a non-conductive state. As a result, the strength of the electric currents of transistors 7 and 10 in the region of zero provides a voltage of a logical zero level on the external load.

Таким образом, в триггерном логическом элементе И сила электрического тока внешней нагрузки обеспечивается силой электрических токов двух транзисторов 7 и 10, что повышает нагрузочную способность этого логического элемента. В прототипе электрический ток нагрузки формирует только один транзистор.Thus, in the trigger logic element AND, the electric current of the external load is provided by the strength of the electric currents of the two transistors 7 and 10, which increases the load capacity of this logic element. In the prototype, only one transistor forms the electric load current.

Claims (1)

Триггерный логический элемент И, содержащий источник питающего постоянного напряжения, общая (минусовая) шина которого заземлена, первый резистор, первый вывод которого подключён к выходу (плюсовой вывод) источника питающего постоянного напряжения, а второй вывод - к базе первого двухэмиттерного (n-p-n) транзистора, два вывода двух эмиттеров которого образуют относительно «земли» два входа логического элемента И, последовательно между собой включённые второй резистор, второй (n-p-n) транзистор и третий резистор, свободный вывод второго резистора подключён к общему выводу первого резистора и выхода источника питающего постоянного напряжения, база второго транзистора соединена с коллектором первого транзистора и свободный вывод третьего резистора заземлён, отличающийся тем, что в него введены два транзистора и четыре резистора, последовательно между собой включены первый дополнительный (n-p-n) транзистор и первый дополнительный резистор, коллектор первого дополнительного транзистора подключён к общему выводу второго резистора и коллектора второго транзистора, последовательно между собой включены второй дополнительный резистор, второй дополнительный (p-n-p) транзистор и третий дополнительный резистор, свободный вывод второго дополнительного резистора подключён к общему выводу первого, второго резисторов и выхода источника питающего постоянного напряжения, база второго дополнительного транзистора подключена к общему выводу второго резистора и коллекторов второго и дополнительного первого транзисторов, общий вывод коллектора второго дополнительного транзистора и дополнительного третьего резистора подсоединён к базе первого дополнительного транзистора, свободный вывод третьего дополнительного резистора соединён со свободным выводом первого дополнительного резистора, общий вывод двух последних элементов образует относительно «земли» выход логического элемента И, четвёртый дополнительный резистор включён между «землёй» и общим выводом второго дополнительного резистора и эмиттера второго дополнительного транзистора. Trigger logic element AND, containing a supply DC voltage source, the common (negative) bus of which is grounded, the first resistor, the first terminal of which is connected to the output (positive terminal) of the supply DC voltage, and the second terminal to the base of the first two-emitter (npn) transistor, two outputs of two emitters of which form relative to "ground" two inputs of the logical element AND, the second resistor, the second (npn) transistor and the third resistor are connected in series with each other, the free terminal of the second resistor is connected to the common terminal of the first resistor and the output of the supply constant voltage source, base the second transistor is connected to the collector of the first transistor and the free terminal of the third resistor is grounded, characterized in that two transistors and four resistors are inserted into it, the first additional (npn) transistor and the first additional resistor are connected in series with each other, the collector of the first additional transistor is sub is connected to the common terminal of the second resistor and the collector of the second transistor, the second additional resistor is connected in series with each other, the second additional (pnp) transistor and the third additional resistor, the free terminal of the second additional resistor is connected to the common terminal of the first, second resistors and the output of the supply constant voltage source, the base of the second additional transistor is connected to the common terminal of the second resistor and the collectors of the second and additional first transistors, the common terminal of the collector of the second additional transistor and the additional third resistor is connected to the base of the first additional transistor, the free terminal of the third additional resistor is connected to the free terminal of the first additional resistor, the common terminal the last two elements form the output of the logical element AND relative to the "ground", the fourth additional resistor is connected between the "ground" and the common terminal of the second additional resistor and the EMI tter of the second additional transistor.
RU2019136744A 2019-11-15 2019-11-15 Trigger logic element and RU2728954C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2019136744A RU2728954C1 (en) 2019-11-15 2019-11-15 Trigger logic element and

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2019136744A RU2728954C1 (en) 2019-11-15 2019-11-15 Trigger logic element and

Publications (1)

Publication Number Publication Date
RU2728954C1 true RU2728954C1 (en) 2020-08-03

Family

ID=72085348

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019136744A RU2728954C1 (en) 2019-11-15 2019-11-15 Trigger logic element and

Country Status (1)

Country Link
RU (1) RU2728954C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2760464C1 (en) * 2021-04-28 2021-11-25 Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет» Trigger logic element and-not
RU2785277C1 (en) * 2022-07-26 2022-12-05 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger gate and/or

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1596452A1 (en) * 1988-08-10 1990-09-30 Челябинский Политехнический Институт Им.Ленинского Комсомола Multiple-input logic element
US6429492B1 (en) * 1999-06-23 2002-08-06 Bae Systems Information And Electronic Systems Integration, Inc. Low-power CMOS device and logic gates/circuits therewith

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1596452A1 (en) * 1988-08-10 1990-09-30 Челябинский Политехнический Институт Им.Ленинского Комсомола Multiple-input logic element
US6429492B1 (en) * 1999-06-23 2002-08-06 Bae Systems Information And Electronic Systems Integration, Inc. Low-power CMOS device and logic gates/circuits therewith

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Л.М. ГОЛЬДЕНБЕРГ, Импульсные устройства, Москва, Радио и Связь, 1981, стр. 52, рис. 2.27. *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2760464C1 (en) * 2021-04-28 2021-11-25 Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет» Trigger logic element and-not
RU2802370C1 (en) * 2022-06-29 2023-08-28 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" Trigger logic element and
RU2785277C1 (en) * 2022-07-26 2022-12-05 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger gate and/or
RU2807036C1 (en) * 2023-04-18 2023-11-09 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗ ГУ) Trigger logic element and with field-effect transistors

Similar Documents

Publication Publication Date Title
RU2726853C1 (en) Trigger logic element or/nor
US2964653A (en) Diode-transistor switching circuits
RU2715178C1 (en) Trigger logic element on field-effect transistors
RU2710962C1 (en) Trigger logic element or
RU2728954C1 (en) Trigger logic element and
RU2710937C1 (en) Triggering logic element nor
US2927733A (en) Gating circuits
US3473047A (en) High speed digital logic circuit having non-saturating output transistor
WO1993017500A1 (en) Differential ecl circuit
RU2700195C1 (en) Trigger adder modulo two
RU2689198C1 (en) Triggering asynchronous d-trigger
RU2693297C1 (en) Triggered asynchronous rs flip-flop
US3424928A (en) Clocked r-s flip-flop
US3524999A (en) Radiation hardened transistor circuit
RU2727613C1 (en) Triggering and/nand logic element
US4536665A (en) Circuit for converting two balanced ECL level signals into an inverted TTL level signal
US3573489A (en) High speed current-mode logic gate
US3050641A (en) Logic circuit having speed enhancement coupling
GB765326A (en) Electrical binary adder circuit
US3135875A (en) Ring counter employing four-layer diodes and scaling resistors to effect counting
RU2721386C1 (en) Trigger two-stage rs flip-flop
RU2710845C1 (en) Trigger logic element not
RU2802370C1 (en) Trigger logic element and
RU2760464C1 (en) Trigger logic element and-not
US4446385A (en) Voltage comparator with a wide common mode input voltage range