RU2760464C1 - Trigger logic element and-not - Google Patents

Trigger logic element and-not Download PDF

Info

Publication number
RU2760464C1
RU2760464C1 RU2021112198A RU2021112198A RU2760464C1 RU 2760464 C1 RU2760464 C1 RU 2760464C1 RU 2021112198 A RU2021112198 A RU 2021112198A RU 2021112198 A RU2021112198 A RU 2021112198A RU 2760464 C1 RU2760464 C1 RU 2760464C1
Authority
RU
Russia
Prior art keywords
transistor
resistor
terminal
emitter
base
Prior art date
Application number
RU2021112198A
Other languages
Russian (ru)
Inventor
Геннадий Иванович Передельский
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет»
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет» filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет»
Priority to RU2021112198A priority Critical patent/RU2760464C1/en
Application granted granted Critical
Publication of RU2760464C1 publication Critical patent/RU2760464C1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

FIELD: automation; industrial electronics.
SUBSTANCE: invention relates to digital circuitry, automation and industrial electronics. Essence: the trigger logic element AND-NOT contains five transistors, six resistors and two DC voltage sources with corresponding interconnections.
EFFECT: expanding the arsenal of technical means by providing a logic element AND-NOT with increased load capacity.
1 cl, 2 dwg

Description

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.The invention relates to digital circuitry, automation and industrial electronics. It, in particular, can be used in blocks of computing technology, built on logical elements.

Известен двухвходовой логический элемент И-НЕ [1 Ямпольский B.C. Основы автоматики и вычислительной техники - М.: Просвещение, 1991, стр. 74, рис. 3.5], содержащий четыре транзистора, четыре резистора, один диод и источник питающего постоянного напряжения.Known two-input logical element AND-NOT [1 Yampolsky B.C. Fundamentals of automation and computer technology - M .: Education, 1991, p. 74, fig. 3.5], containing four transistors, four resistors, one diode and a DC voltage supply.

Недостаток его заключается в том, что у него малая нагрузочная способность. Электрический ток только одного из имеющихся транзисторов формирует электрический ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих ток нагрузки, то это привело бы к увеличению максимальной силы электрического тока внешней нагрузки логического элемента и в результате к повышению его нагрузочной способности.Its disadvantage is that it has a low load capacity. The electric current of only one of the available transistors forms the electric current of the external load. If it were possible to increase the number of transistors that form the load current, then this would lead to an increase in the maximum electric current of the external load of the logic element and, as a result, to an increase in its load capacity.

Наиболее близким по технической сущности и достигаемому результату является выбранный в качестве прототипа логический элемент ИЛИ/ИЛИ-НЕ [2 Манаев Е.И. Основы радиоэлектроники. - М.: Радио и связь, 1985, стр. 342, рис. 14.23], содержащий шесть транзисторов, пять резисторов и два источника постоянного напряжения.The closest in technical essence and the achieved result is the logical element OR / OR-NOT selected as a prototype [2 Manaev E.I. Fundamentals of radio electronics. - M .: Radio and communication, 1985, p. 342, fig. 14.23], containing six transistors, five resistors and two constant voltage sources.

Недостаток его заключается в малой нагрузочной способности. Электрический ток только одного из шести транзисторов формирует ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих электрический ток внешней нагрузки, то это бы привело к увеличению максимальной силы электрического тока нагрузки логического элемента и в результате к повышению нагрузочной способности. Приведенный логический элемент относится к ЭСЛ-элементам (ЭСЛ-эмиттерно-связанная логика).Its disadvantage lies in its low load capacity. The electric current of only one of the six transistors generates an external load current. If it was possible to increase the number of transistors that form the electric current of the external load, then this would lead to an increase in the maximum electric current of the load of the logic element and, as a result, to an increase in the load capacity. The given logic element refers to ECL-elements (ECL-emitter-coupled logic).

Задача, на решение которой направленно изобретение, состоит в повышении нагрузочной способности триггерного логического элемента.The problem to be solved by the invention is to increase the load capacity of the trigger logic element.

Это достигается тем, что в триггерный логический элемент И-НЕ, содержащий источник питающего постоянного напряжения, минусовой вывод которого соединен с общей шиной и заземлен, последовательно между собой соединенные первый резистор, первый n-р-n транзистор и второй резистор, свободный вывод первого резистора подсоединен к выходу (плюсовой вывод) питающего источника, свободный вывод второго резистора заземлен, последовательно включенные третий резистор и второй n-р-n транзистор, свободный вывод третьего резистора подсоединен к общему выводу первого резистора и выхода источника питания, эмиттер второго транзистора подключен к общему выводу эмиттера первого транзистора и второго резистора, источник опорного напряжения (маломощный источник постоянного напряжения повышенной стабильности), минусовой вывод которого заземлен, а плюсовой - соединен с базой второго транзистора, последовательно включенные третий n-р-n транзистор и четвертый резистор, соединенный с эмиттером третьего транзистора, также имеется пятый резистор, введены р-n-р дополнительный транзистор, n-р-n двухэмиттерный дополнительный транзистор и дополнительный резистор, эмиттер р-n-р дополнительного транзистора подсоединен к общему выводу первого резистора и коллектора первого транзистора, база этого дополнительного транзистора подключена к общему выводу второго резистора и коллектора второго транзистора, а также к коллектору третьего транзистора, наконец, коллектор приведенного дополнительного транзистора соединен и с базой третьего транзистора, и с одним из двух выводов пятого резистора, свободный вывод последнего пятого резистора подключен к свободному выводу четвертого резистора и их общий вывод образует относительно «земли» выход логического элемента, коллектор n-р-n двухэмиттерного транзистора подсоединен к базе первого транзистора, выводы эмиттеров двухэмиттерного транзистора образуют относительно «земли» два входа логического элемента, между базой последнего транзистора и общим выводом выхода источника питания, первого и второго резисторов включен дополнительный резистор.This is achieved by the fact that in a trigger logic element AND-NOT, containing a source of supply constant voltage, the negative terminal of which is connected to the common bus and grounded, the first resistor, the first n-p-n transistor and the second resistor are connected in series with each other, the free terminal of the first the resistor is connected to the output (positive terminal) of the power supply, the free terminal of the second resistor is grounded, the third resistor and the second NPN transistor are connected in series, the free terminal of the third resistor is connected to the common terminal of the first resistor and the output of the power supply, the emitter of the second transistor is connected to the common terminal of the emitter of the first transistor and the second resistor, a reference voltage source (low-power source of constant voltage of increased stability), the negative terminal of which is grounded, and the positive terminal is connected to the base of the second transistor, the third n-p-n transistor and the fourth resistor connected in series are connected to emitter of the third transistor, there is also a fifth resistor, a p-n-p additional transistor is introduced, an n-p-n two-emitter additional transistor and an additional resistor, the emitter of the p-n-p additional transistor is connected to the common terminal of the first resistor and the collector of the first transistor, the base of this additional transistor is connected to the common terminal of the second resistor and the collector of the second transistor, as well as to the collector of the third transistor, finally, the collector of the reduced additional transistor is connected both to the base of the third transistor and to one of the two terminals of the fifth resistor, the free terminal of the last fifth resistor is connected to the free terminal of the fourth resistor and their common terminal forms the output of the logic element relative to the "ground", the n-p-n collector of the two-emitter transistor is connected to the base of the first transistor, the outputs of the emitters of the two-emitter transistor form two inputs of the logic element relative to the "ground", between the base of the last transistor and the common output of the source output An additional resistor is connected to the power supply, the first and second resistors.

В триггерном логическом элементе И-НЕ общая шина (минусовой вывод) источника 1 питающего постоянного напряжения заземлена. К выходу (плюсовой вывод) этого источника подсоединен один из выводов резистора 2, другой его вывод подключен к базе двухэмиттерного n-р-n транзистора 3. Два вывода эмиттеров этого транзистора образуют относительно «земли» два входа x1 и х2 логического элемента. Последовательно между собой включены резистор 4, n-р-n транзистор 5 и резистор 6. Свободный вывод резистора 4 подсоединен к общему выводу резистора 2 и выхода источника 1. База транзистора 5 подключена к коллектору транзистора 3, а свободный вывод резистора 6 заземлен.In the trigger gate AND-NOT, the common bus (negative terminal) of the source 1 of the supply DC voltage is grounded. One of the terminals of the resistor 2 is connected to the output (positive terminal) of this source, its other terminal is connected to the base of the two-emitter n-p-n transistor 3. The two emitter terminals of this transistor form two inputs x 1 and x 2 of the logic element relative to the ground. Resistor 4, npn transistor 5 and resistor 6 are connected in series with each other. The free terminal of resistor 4 is connected to the common terminal of resistor 2 and the output of source 1. The base of transistor 5 is connected to the collector of transistor 3, and the free terminal of resistor 6 is grounded.

Последовательно включены резистор 7 и n-р-n транзистор 8. Свободный вывод резистора 7 подсоединен к общему выводу резисторов 2, 4 и выхода питающего источника 1. Эмиттер транзистора 8 подключен к общему выводу резистора 6 и эмиттера транзистора 5. С базой транзистора 8 соединен выход (плюсовой вывод) источника 9 опорного напряжения (маломощный источник постоянного напряжения повышенной стабильности), минусовой вывод этого источника заземлен.Resistor 7 and npn transistor 8 are connected in series. The free terminal of resistor 7 is connected to the common terminal of resistors 2, 4 and the output of the supply source 1. The emitter of transistor 8 is connected to the common terminal of resistor 6 and the emitter of transistor 5. It is connected to the base of transistor 8 the output (positive terminal) of the reference voltage source 9 (low-power constant voltage source of increased stability), the negative terminal of this source is grounded.

Последовательно между собой включены n-р-n транзистор 10 и резистор 11. Коллектор транзистора 10 подсоединен к общему выводу резистора 7 и коллектора транзистора 8. Свободный вывод резистора 11 соединен с выходом

Figure 00000001
относительно «земли» логического элемента. Последовательно включены р-n-р транзистор 12 и резистор 13. Эмиттер транзистора 12 подсоединен к общему выводу резистора 4 и коллектора транзистора 5. База транзистора 12 подключена к общему выводу резистора 7 и коллекторов транзисторов 8 и 10. Коллектор транзистора 12 соединен и с базой транзистора 10, и с одним из выводов резистора 13. Другой вывод резистора 13 подключен к общему выводу резистора 11 и выхода логического элемента
Figure 00000002
An npn transistor 10 and a resistor 11 are connected in series with each other. The collector of the transistor 10 is connected to the common terminal of the resistor 7 and the collector of the transistor 8. The free terminal of the resistor 11 is connected to the output
Figure 00000001
relative to the "ground" of the logic element. The pn-p transistor 12 and resistor 13 are connected in series. The emitter of transistor 12 is connected to the common terminal of the resistor 4 and the collector of the transistor 5. The base of the transistor 12 is connected to the common terminal of the resistor 7 and the collectors of transistors 8 and 10. The collector of the transistor 12 is also connected to the base transistor 10, and with one of the terminals of the resistor 13. The other terminal of the resistor 13 is connected to the common terminal of the resistor 11 and the output of the logic element
Figure 00000002

На фиг. 1 часть схемы на транзисторах 10 и 12 является триггером на транзисторах противоположного типа проводимости, а часть схемы на транзисторах 5, 8 представляет собой переключатель тока. Резисторы 4 и 7 входят и в состав переключателя тока, и в состав триггера на транзисторах противоположного типа проводимости. На фиг. 1 также приведен пунктирными линиями резистора Rн, условно отображающий внешнюю нагрузку логического элемента.FIG. 1 part of the circuit on transistors 10 and 12 is a trigger on transistors of the opposite conductivity type, and part of the circuit on transistors 5, 8 is a current switch. Resistors 4 and 7 are included in the current switch and in the flip-flop on transistors of the opposite conductivity type. FIG. 1 is also shown by the dotted lines of the resistor Rн, conventionally representing the external load of the logic element.

Триггерный логический элемент И-НЕ работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень - уровень логического нуля соответствует значениям напряжения в районе нуля или в районе ближе к нулю, высокий уровень - уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырех вольт).Trigger logic gate NAND works as follows. Digital electronics use low and high electrical input and output signals. Low level - the logical zero level corresponds to the voltage values in the region of zero or in the region closer to zero, high level - the logical one level corresponds to the voltage values in the region of units of volts (often in the region of four volts).

Триггер на транзисторах 10, 12 противоположного типа проводимости имеет два состояния равновесия. В первом (условно) состоянии оба транзистора закрыты и не проводят электрический ток. Тогда в том числе на резисторах 7 и 13 нулевые значения напряжения. Они прикладываются к базам транзисторов 10, 12, меньше пороговых напряжений этих транзисторов по абсолютной величине и в итоге поддерживают эти транзисторы в закрытом состоянии. Во втором (условно) состоянии транзисторы 10 и 12 открыты, их электрические токи создают напряжения в том числе на резисторах 7 и 13 больше по абсолютной величине и по значениям больше пороговых напряжений транзисторов и поддерживают транзисторы 10, 12 открытом состоянии. Триггер на транзисторах противоположного типа проводимости, как и другие распространенные триггеры, переходит из первого состояния во второе и наоборот, когда управляющие входные напряжения по своим значениям превышают значения напряжений соответствующих порогов срабатывания триггера.A flip-flop on transistors 10, 12 of the opposite type of conductivity has two states of equilibrium. In the first (conditionally) state, both transistors are closed and do not conduct electric current. Then, including on resistors 7 and 13, zero voltage values. They are applied to the bases of transistors 10, 12, less than the threshold voltages of these transistors in absolute value and, as a result, keep these transistors in a closed state. In the second (conditionally) state, the transistors 10 and 12 are open, their electric currents create voltages, including across the resistors 7 and 13, more in absolute value and more than the threshold voltages of the transistors and keep the transistors 10, 12 open. A trigger on transistors of the opposite type of conductivity, like other common triggers, goes from the first state to the second and vice versa when the control input voltages in their values exceed the voltage values of the corresponding trigger thresholds.

Работа логического элемента И-НЕ отражается таблицей истинности (фиг. 2), где x1 и х2 - условное отображение выходных сигналов,

Figure 00000003
- условное отображение сигнала на выходе логического элемента и N - номер строки по порядку. В соответствии со строками 1-3 таблицы истинности на один или оба входах x1 и х2 логического элемента поступают напряжения уровня логического нуля. Тогда один или оба базо-эмиттерных р-n переходов транзистора 3 открыты и на них весьма малое значение напряжения, как на диодах в проводящем электрический ток состоянии. Базо-коллекторный р-n переход транзистора 3 тоже открыт, в итоге на базе транзистора 5 низкий уровень напряжения. За счет соответствующего значения напряжения источника 9 опорного напряжения обеспечивается требующееся значение силы электрического тока через транзистор 8. Этот ток создает на резисторе 6 напряжение, которое плюсом приложено к эмиттеру транзистора 5. Значением напряжения на резисторе 6 обеспечивается значение разности напряжений между базой и эмиттером транзистора 5 в районе порогового напряжения или близкое к нему значение. Тогда имеется малое значение силы коллекторного тока этого транзистора и малое напряжение на резисторе 4. Это малое напряжение включено между эмиттером и базой р-n-р транзистора 12 минусом к эмиттеру и плюсом через резистор 7 к базе. Значением сопротивления резистора 7 обеспечивается открытое состояние р-n-р транзистора 12 и второе состояние триггера на транзисторах противоположного типа проводимости с учетом напряжения на резисторе 4, которое, как отмечено выше, имеет малое значение. Напряжение на резисторе 7 включено между базой и эмиттером р-n-р транзистора 12 минусом к базе и плюсом через резистор 4 к эмиттеру. Напряжение на резисторах 4 и 7 в базо-эмиттерной цепи транзистора 12 включены встречно и как отмечено ранее, имеют различные значения. Электрические токи транзисторов 10 и 12 триггера на транзисторах противоположного типа проводимости во втором состоянии создают на внешней нагрузке и на выходе
Figure 00000004
логического элемента напряжение уровня логической единицы.The operation of the AND-NOT logic element is reflected by the truth table (Fig. 2), where x 1 and x 2 are the conditional display of the output signals,
Figure 00000003
- conditional display of a signal at the output of a logical element and N - line number in order. In accordance with lines 1-3 of the truth table, one or both inputs x 1 and x 2 of the logic element are supplied with voltages of the logic zero level. Then one or both of the base-emitter pn junctions of the transistor 3 are open and there is a very low voltage on them, as on diodes in a conductive state. The base-collector pn junction of transistor 3 is also open, as a result, at the base of transistor 5, a low voltage level. Due to the corresponding voltage value of the reference voltage source 9, the required value of the electric current through the transistor 8 is provided. This current creates a voltage across the resistor 6, which is positively applied to the emitter of the transistor 5. The voltage across the resistor 6 provides the value of the voltage difference between the base and the emitter of the transistor 5 in the area of the threshold voltage or a value close to it. Then there is a small value of the collector current of this transistor and a low voltage across the resistor 4. This low voltage is connected between the emitter and the base of the pnp transistor 12 minus to the emitter and plus through the resistor 7 to the base. The value of the resistance of the resistor 7 provides the open state of the pnp transistor 12 and the second state of the flip-flop on transistors of the opposite conductivity type, taking into account the voltage across the resistor 4, which, as noted above, has a small value. The voltage across the resistor 7 is connected between the base and the emitter of the pnp transistor 12 with a minus to the base and plus through a resistor 4 to the emitter. The voltage across the resistors 4 and 7 in the base-emitter circuit of the transistor 12 are turned on in opposite directions and, as noted earlier, have different meanings. The electric currents of the transistors 10 and 12 of the trigger on transistors of the opposite conductivity type in the second state are created at the external load and at the output
Figure 00000004
logical element voltage level of logical unit.

В соответствии с четвертой строкой таблицы истинности (фиг. 2) на оба входа x1 и х2 логического элемента поступают напряжения уровня логической единицы. Оба базо-эмиттерных перехода транзистора 3 и его базо-коллекторный переход, как и ранее, открыты, тогда на базе транзистора 3 высокий уровень напряжения. Это приводит к повышению силы электрического тока транзистора 5 и повышению напряжения на резисторе 4, которое плюсом приложено через резистор 7 к базе р-n-р транзистора 12 и поддерживает его закрытое состояние. Небольшое и недостаточное препятствие этому оказывает напряжение на резисторе 7, которое минусом приложено к базе транзистора 12. Повышение силы электрического тока транзистора 5 приводит к уменьшению значения напряжения на базо-эмиттерном переходе транзистора 8, уменьшению силы коллекторного тока транзистора 8 и малому значению напряжения на резисторе 7. Это малое напряжение не может открыть р-n-р транзистор 12, и в итоге оно и напряжение на резисторе 4 обеспечивают состояние транзистора 12 в районе его порогового напряжения или закрытое состояние этого транзистора и первое состояние триггера на транзисторах противоположного типа проводимости. Почти нулевые значения силы электрических токов транзисторов 10, 12 триггера на транзисторах противоположного типа проводимости в первом состоянии создают на внешней нагрузке и на выходе

Figure 00000004
логического элемента напряжение уровня логического нуля (фиг. 2).In accordance with the fourth row of the truth table (Fig. 2), voltages of the logical unit level are supplied to both inputs x 1 and x 2 of the logic element. Both base-emitter junction of transistor 3 and its base-collector junction, as before, are open, then at the base of transistor 3 there is a high voltage level. This leads to an increase in the electric current of the transistor 5 and an increase in the voltage across the resistor 4, which is positively applied through the resistor 7 to the base of the pnp transistor 12 and maintains its closed state. A small and insufficient obstacle to this is provided by the voltage across the resistor 7, which is negatively applied to the base of the transistor 12. An increase in the electric current of the transistor 5 leads to a decrease in the voltage value at the base-emitter junction of the transistor 8, a decrease in the collector current of the transistor 8 and a low voltage across the resistor 7. This low voltage cannot open the pnp transistor 12, and as a result, it and the voltage across the resistor 4 provide the state of the transistor 12 in the region of its threshold voltage or the closed state of this transistor and the first state of the trigger on transistors of the opposite conductivity type. Almost zero values of the strength of the electric currents of the transistors 10, 12 of the trigger on transistors of the opposite type of conductivity in the first state are created on the external load and at the output
Figure 00000004
logic element voltage level of logical zero (Fig. 2).

Приведенные прототип и триггерный логический элемент И-НЕ относятся к ЭСЛ-элементам (ЭСЛ-эмиттерно-связанная логика). Известно, что ЭСЛ-элементы имеют повышенное быстродействие [например, Гольденберг Л.М. Импульсные устройства. - М.: Радио и связь, 1981, стр. 57, раздел «Динамические характеристики», абзацы 1, 2, …6].The above prototype and trigger logic element NAND belong to ECL-elements (ECL-emitter-coupled logic). It is known that ESL-elements have increased performance [for example, Goldenberg L.M. Impulse devices. - M .: Radio and communication, 1981, p. 57, section "Dynamic characteristics", paragraphs 1, 2, ... 6].

Таким образом, в триггерном логическом элементе И-НЕ сила электрического тока внешней нагрузки равна сумме силы токов двух транзисторов 10, 12, что повышает нагрузочную способность этого логического элемента. В прототипе электрический ток нагрузки формирует только один из транзисторов.Thus, in the trigger logic element NAND, the electric current of the external load is equal to the sum of the currents of the two transistors 10, 12, which increases the load capacity of this logic element. In the prototype, the load electric current is generated by only one of the transistors.

Claims (1)

Триггерный логический элемент И-НЕ, содержащий источник питающего постоянного напряжения, минусовой вывод которого соединён с общей шиной и заземлён, последовательно между собой соединённые первый резистор, первый n-p-n транзистор и второй резистор, свободный вывод первого резистора подсоединён к выходу (плюсовой вывод) питающего источника, свободный вывод второго резистора заземлён, последовательно включённые третий резистор и второй n-p-n транзистор, свободный вывод третьего резистора подсоединён к общему выводу первого резистора и выхода источника питания, эмиттер второго транзистора подключён к общему выводу эмиттера первого транзистора и второго резистора, источник опорного напряжения (маломощный источник постоянного напряжения повышенной стабильности), минусовой вывод которого заземлён, а плюсовой − соединён с базой второго транзистора, последовательно включенные третий n-p-n транзистор и четвёртый резистор, соединённый с эмиттером третьего транзистора, также имеется пятый резистор, отличающийся тем, что в него введены p-n-p дополнительный транзистор, n-p-n двухэмиттерный дополнительный транзистор и дополнительный резистор, эмиттер p-n-p дополнительного транзистора подсоединён к общему выводу первого резистора и коллектора первого транзистора, база этого дополнительного транзистора подключена к общему выводу второго резистора и коллектора второго транзистора, а также к коллектору третьего транзистора, наконец, коллектор приведённого дополнительного транзистора соединён и с базой третьего транзистора, и с одним из двух выводов пятого резистора, свободный вывод последнего пятого резистора подключён к свободному выводу четвёртого резистора и их общий вывод образует относительно «земли» выход логического элемента, коллектор n-p-n двухэмиттерного транзистора подсоединён к базе первого транзистора, выводы эмиттеров двухэмиттерного транзистора образуют относительно «земли» два входа логического элемента, между базой последнего транзистора и общим выводом выхода источника питания, первого и второго резисторов включён дополнительный резистор.An AND-NOT trigger logic element containing a DC voltage supply, the negative terminal of which is connected to the common bus and grounded, the first resistor, the first npn transistor and the second resistor are connected in series with each other, the free terminal of the first resistor is connected to the output (positive terminal) of the supply source , the free terminal of the second resistor is grounded, the third resistor and the second npn transistor are connected in series, the free terminal of the third resistor is connected to the common terminal of the first resistor and the output of the power supply, the emitter of the second transistor is connected to the common terminal of the emitter of the first transistor and the second resistor, the reference voltage source (low-power constant voltage source of increased stability), the negative terminal of which is grounded, and the positive terminal is connected to the base of the second transistor, the third npn transistor and the fourth resistor connected in series with the emitter of the third transistor, there is also a fifth resistor, from Leach in that it introduced pnp additional transistor, npn dvuhemitterny additional transistor and a further resistor, the emitter of pnp additional transistor is connected to the common terminal of the first resistor and the collector of the first transistor, the base of the additional transistor is connected to the common terminal of the second resistor and the collector of the second transistor, and also to the collector of the third transistor, finally, the collector of the reduced additional transistor is connected both to the base of the third transistor and to one of the two terminals of the fifth resistor, the free terminal of the last fifth resistor is connected to the free terminal of the fourth resistor and their common terminal forms a logical output relative to the "ground" element, the npn collector of the two-emitter transistor is connected to the base of the first transistor, the outputs of the emitters of the two-emitter transistor form two inputs of the logic element relative to "ground", between the base of the last transistor and the common output of the power supply, of the first and second resistors, an additional resistor is included.
RU2021112198A 2021-04-28 2021-04-28 Trigger logic element and-not RU2760464C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2021112198A RU2760464C1 (en) 2021-04-28 2021-04-28 Trigger logic element and-not

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2021112198A RU2760464C1 (en) 2021-04-28 2021-04-28 Trigger logic element and-not

Publications (1)

Publication Number Publication Date
RU2760464C1 true RU2760464C1 (en) 2021-11-25

Family

ID=78719448

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2021112198A RU2760464C1 (en) 2021-04-28 2021-04-28 Trigger logic element and-not

Country Status (1)

Country Link
RU (1) RU2760464C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2785277C1 (en) * 2022-07-26 2022-12-05 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger gate and/or

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2524044A1 (en) * 1975-05-30 1976-12-02 Siemens Ag Universal logic circuit for AND-, OR-, and NOT- operations - has differential transistor pair with input emitter followers with base terminals coupled to earth
EP0423940A2 (en) * 1989-09-18 1991-04-24 Fujitsu Limited A logic circuit
RU2693297C1 (en) * 2018-10-09 2019-07-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Triggered asynchronous rs flip-flop
RU2694151C1 (en) * 2018-05-22 2019-07-09 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Triggering logic element nand
RU2700195C1 (en) * 2018-10-31 2019-09-13 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger adder modulo two
RU2710845C1 (en) * 2019-04-09 2020-01-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element not
RU2710962C1 (en) * 2019-06-27 2020-01-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element or
RU2710937C1 (en) * 2018-10-09 2020-01-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Triggering logic element nor
RU2726853C1 (en) * 2020-02-03 2020-07-16 Федеральное государственное бюджетное образовательное учреждение высшего образования. "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element or/nor
RU2727613C1 (en) * 2020-02-03 2020-07-22 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Triggering and/nand logic element
RU2728954C1 (en) * 2019-11-15 2020-08-03 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element and

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2524044A1 (en) * 1975-05-30 1976-12-02 Siemens Ag Universal logic circuit for AND-, OR-, and NOT- operations - has differential transistor pair with input emitter followers with base terminals coupled to earth
EP0423940A2 (en) * 1989-09-18 1991-04-24 Fujitsu Limited A logic circuit
RU2694151C1 (en) * 2018-05-22 2019-07-09 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Triggering logic element nand
RU2693297C1 (en) * 2018-10-09 2019-07-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Triggered asynchronous rs flip-flop
RU2710937C1 (en) * 2018-10-09 2020-01-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Triggering logic element nor
RU2700195C1 (en) * 2018-10-31 2019-09-13 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger adder modulo two
RU2710845C1 (en) * 2019-04-09 2020-01-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element not
RU2710962C1 (en) * 2019-06-27 2020-01-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element or
RU2728954C1 (en) * 2019-11-15 2020-08-03 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element and
RU2726853C1 (en) * 2020-02-03 2020-07-16 Федеральное государственное бюджетное образовательное учреждение высшего образования. "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element or/nor
RU2727613C1 (en) * 2020-02-03 2020-07-22 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Triggering and/nand logic element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2789166C1 (en) * 2022-03-14 2023-01-30 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) (RU) And/and-not trigger logic element
RU2802370C1 (en) * 2022-06-29 2023-08-28 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" Trigger logic element and
RU2792973C1 (en) * 2022-07-25 2023-03-28 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger logic element and-not/or-not
RU2785277C1 (en) * 2022-07-26 2022-12-05 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Trigger gate and/or

Similar Documents

Publication Publication Date Title
RU2726853C1 (en) Trigger logic element or/nor
RU2693298C1 (en) Triggering logic element nor on field transistors
RU2715178C1 (en) Trigger logic element on field-effect transistors
RU2710962C1 (en) Trigger logic element or
RU2710937C1 (en) Triggering logic element nor
RU2694151C1 (en) Triggering logic element nand
US3660675A (en) Transmission line series termination network for interconnecting high speed logic circuits
RU2700195C1 (en) Trigger adder modulo two
RU2693297C1 (en) Triggered asynchronous rs flip-flop
RU2760464C1 (en) Trigger logic element and-not
RU2689198C1 (en) Triggering asynchronous d-trigger
RU2727613C1 (en) Triggering and/nand logic element
US3535546A (en) Current mode logic
RU2728954C1 (en) Trigger logic element and
RU2802370C1 (en) Trigger logic element and
RU2710845C1 (en) Trigger logic element not
RU2792973C1 (en) Trigger logic element and-not/or-not
RU2789166C1 (en) And/and-not trigger logic element
US4538075A (en) High speed referenceless bipolar logic gate with minimum input current
RU2767176C1 (en) Trigger logic element nor
RU2721386C1 (en) Trigger two-stage rs flip-flop
RU2760206C1 (en) Trigger logic element is not/or/and/or-not/and-not
WO1992002985A1 (en) Three terminal non-inverting transistor switch
RU2771668C1 (en) Trigger asynchronous d trigger
RU2783403C1 (en) Trigger gate and-not/or-not