RU2802370C1 - Trigger logic element and - Google Patents
Trigger logic element and Download PDFInfo
- Publication number
- RU2802370C1 RU2802370C1 RU2022117606A RU2022117606A RU2802370C1 RU 2802370 C1 RU2802370 C1 RU 2802370C1 RU 2022117606 A RU2022117606 A RU 2022117606A RU 2022117606 A RU2022117606 A RU 2022117606A RU 2802370 C1 RU2802370 C1 RU 2802370C1
- Authority
- RU
- Russia
- Prior art keywords
- transistor
- resistor
- emitter
- collector
- additional
- Prior art date
Links
Abstract
Description
Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.The invention relates to digital circuitry, automation and industrial electronics. In particular, it can be used in computer technology units built on logical elements.
Известна схема, выполняющая логическую операцию И [1 Гольденберг Л.М. Импульсные устройства. М.: Радио и связь, 1981, стр. 52, рис. 2.27а, содержащая два транзистора (двухэмиттерный и одноэмиттерный), три резистора и источник питающего постоянного напряжения. Названная схема может иметь еще один транзистор (дополнительный), если существует потребность иметь в схеме определенный известный выход-выход с открытым коллектором [1, стр. 52, второй абзац].There is a known circuit that performs the logical operation AND [1 Goldenberg L.M. Pulse devices. M.: Radio and Communications, 1981, p. 52, fig. 2.27a, containing two transistors (double-emitter and single-emitter), three resistors and a DC supply voltage source. The named circuit may have one more transistor (additional), if there is a need to have a certain known open-collector output in the circuit [1, page 52, second paragraph].
Недостатком ее является малая нагрузочная способность. Электрический ток только одного транзистора формирует ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих электрический ток внешней нагрузки, то это привело бы к увеличению максимальной силы электрического тока нагрузки логического элемента и в результате к повышению его нагрузочной способности.Its disadvantage is its low load capacity. The electric current of only one transistor generates the external load current. If it were possible to increase the number of transistors that generate the electric current of the external load, this would lead to an increase in the maximum electric current load of the logic element and, as a result, to an increase in its load capacity.
Наиболее близким по технической сущности и достигаемому результату является выбранный в качестве прототипа логический элемент ИЛИ/ИЛИ-НЕ [Манаев Е.И. Основы радиоэлектроники. Радио и связь, 1985, стр. 342, рисунок 14.23], содержащий шесть транзисторов, пять резисторов и два источника постоянного напряжения.The closest in technical essence and achieved result is the OR/OR-NOT logical element chosen as a prototype [Manaev E.I. Basics of radio electronics. Radio and Communications, 1985, p. 342, Figure 14.23], containing six transistors, five resistors and two constant voltage sources.
Недостаток его заключается в малой нагрузочной способности. Электрический ток только одного из шести транзисторов формирует ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих электрический ток внешней нагрузки, то это бы привело к увеличению максимальной силы электрического тока нагрузки логического элемента и в результате к повышению нагрузочной способности.Its disadvantage is its low load capacity. The electric current of only one of the six transistors forms the external load current. If it were possible to increase the number of transistors that generate the electric current of the external load, this would lead to an increase in the maximum electric current load of the logic element and, as a result, to an increase in the load capacity.
Приведенный логический элемент относится к ЭСЛ-элементам (ЭСЛ - эмиттрено-связанная логика).The given logical element refers to ESL elements (ESL - emitter-coupled logic).
Задача, на решение которой направлено изобретение, состоит в повышении нагрузочной способности триггерного логического элемента И.The problem to which the invention is aimed is to increase the load capacity of the trigger logic element AND.
Это достигается тем, что в триггерный логический элемент И, содержащий питающий постоянный источник, минусовой вывод которого соединен с общей шиной и заземлен, последовательно между собой соединенные первый резистор, первый n-р-n транзистор и второй резистор, свободный вывод первого резистора подсоединен к выходу (плюсовой вывод) питающего постоянного источника, свободный вывод второго резистора заземлен, последовательно включенные третий резистор и второй n-р-n транзистор, свободный вывод третьего резистора подсоединен к общему выводу первого резистора и выхода питающего постоянного источника, эмиттер второго транзистора подключен к общему выводу эмиттера первого транзистора и второго резистора, источник опорного напряжения, минусовой вывод которого заземлен, а плюсовой - соединен с базой второго транзистора, последовательно включенные третий n-р-n транзистор и четвертый резистор, соединенный с эмиттером третьего транзистора, также имеется пятый резистор, введены р-n-р дополнительный транзистор, n-р-n двухэмиттерный дополнительный транзистор и дополнительный резистор, эмиттер р-n-р дополнительного транзистора подсоединен к общему выводу третьего резистора и коллектора второго транзистора, база этого дополнительного транзистора подключена к общему выводу первого резистора и коллектора первого транзистора, а также к коллектору третьего транзистора, наконец, коллектор приведенного дополнительно транзистора соединен и с базой третьего транзистора, и с одним из двух выводов пятого резистора, свободный вывод последнего пятого резистора подключен к свободному выводу четвертого резистора и их общий вывод образует относительно «земли» выход логического элемента, коллектор n-р-n двухэмиттерного транзистора подсоединен к базе первого транзистора, выводы эмиттеров двухэмиттерного транзистора образуют относительно «земли» два входа логического элемента, между базой последнего транзистора и общим выводом выхода питающего постоянного источника напряжения, первого и третьего резисторов включен дополнительный резистор.This is achieved by the fact that in the trigger logic element AND, containing a constant supply source, the negative terminal of which is connected to a common bus and grounded, the first resistor, the first n-p-n transistor and the second resistor are connected in series with each other, the free terminal of the first resistor is connected to output (positive terminal) of the supplying constant source, the free terminal of the second resistor is grounded, the third resistor and the second n-p-n transistor are connected in series, the free terminal of the third resistor is connected to the common terminal of the first resistor and the output of the supplying constant source, the emitter of the second transistor is connected to the common terminal of the emitter of the first transistor and the second resistor, a reference voltage source, the negative terminal of which is grounded, and the positive terminal is connected to the base of the second transistor, a third n-p-n transistor and a fourth resistor are connected in series, connected to the emitter of the third transistor, there is also a fifth resistor, a pnp additional transistor, an npn two-emitter additional transistor and an additional resistor are introduced, the emitter of the pnp additional transistor is connected to the common terminal of the third resistor and the collector of the second transistor, the base of this additional transistor is connected to the common terminal of the first resistor and the collector of the first transistor, as well as to the collector of the third transistor, finally, the collector of the additional transistor is connected both to the base of the third transistor and to one of the two terminals of the fifth resistor, the free terminal of the last fifth resistor is connected to the free terminal of the fourth resistor and their common terminal forms relative to the “ground”, the output of the logical element, the collector of the n-p-n two-emitter transistor is connected to the base of the first transistor, the emitter terminals of the two-emitter transistor form, relative to the “ground”, two inputs of the logical element, between the base of the last transistor and the common terminal of the output of the supply DC voltage source, the first and the third resistor included an additional resistor.
Сущность изобретения поясняется схемой триггерного логического элемента И (фиг. 1) и таблицей истинности (фиг. 2).The essence of the invention is illustrated by a circuit of a trigger logic element AND (Fig. 1) and a truth table (Fig. 2).
В триггерном логическим элементе И общая шина (минусовой вывод) источника 1 питающего постоянного напряжения заземлена. К выходу (плюсовой вывод) этого источника подсоединен один из выводов резистора 2, другой его вывод подключен к базе двухэмиттерного n-р-n транзистора 3. Два вывода эмиттеров этого транзистора образуют относительно «земли» два входа x1 и x2 логического элемента. Последовательно между собой включены резистор 4, n-р-n транзистор 5 и резистор 6. Свободный вывод резистора 4 подсоединен к общему выводу резистора 2 и выхода источника 1. База транзистора 5 подключена к коллектору транзистора 3, а свободный вывод резистора 6 заземлен.In the AND trigger logic element, the common bus (negative terminal) of source 1 of the DC supply voltage is grounded. One of the terminals of resistor 2 is connected to the output (positive terminal) of this source, its other terminal is connected to the base of the two-emitter n-p-n transistor 3. The two terminals of the emitters of this transistor form, relative to the ground, two inputs x 1 and x 2 of the logical element. Resistor 4, n-p-n transistor 5 and resistor 6 are connected in series. The free terminal of resistor 4 is connected to the common terminal of resistor 2 and the output of source 1. The base of transistor 5 is connected to the collector of transistor 3, and the free terminal of resistor 6 is grounded.
Последовательно включены резистор 7 и n-р-n транзистор 8. Свободный вывод резистора 7 подсоединен к общему выводу резисторов 2, 4 и выхода питающего источника 1. Эмиттер транзистора 8 подключен к общему выводу резистора 6 и эмиттера транзистора 5. С базой транзистора 8 соединен выход (плюсовой вывод) источника 9 опорного напряжения, минусовой вывод этого источника заземлен.Resistor 7 and n-p-n transistor 8 are connected in series. The free terminal of resistor 7 is connected to the common terminal of resistors 2, 4 and the output of power source 1. The emitter of transistor 8 is connected to the common terminal of resistor 6 and the emitter of transistor 5. It is connected to the base of transistor 8 output (positive terminal) of the reference voltage source 9, the negative terminal of this source is grounded.
Последовательно между собой включены n-р-n транзистор 10 и резистор 11. Коллектор транзистора 10 подсоединен к общему выводу резистора 4 и коллектора транзистора 5. Свободный вывод резистора 11 соединен с выходом у относительно «земли» логического элемента. Последовательно включены р-n-р транзистор 12 и резистор 13. Эмиттер транзистора 12 подсоединен к общему выводу резистора 7 и коллектора, транзистора 8. База транзистора 12 подключена к общему выводу резистора 4 и коллекторов транзисторов 5 и 10. Коллектор транзистора 12 соединен и с базой транзистора 10, и с одним из выводов резистора 13. Другой вывод резистора 13 подключен к общему выводу резистора 11 и выхода логического элемента у.An n-p-n transistor 10 and a resistor 11 are connected in series with each other. The collector of the transistor 10 is connected to the common terminal of the resistor 4 and the collector of the transistor 5. The free output of the resistor 11 is connected to the output y relative to the “ground” of the logic element. PnP transistor 12 and resistor 13 are connected in series. The emitter of transistor 12 is connected to the common terminal of resistor 7 and the collector, transistor 8. The base of transistor 12 is connected to the common terminal of resistor 4 and the collectors of transistors 5 and 10. The collector of transistor 12 is connected to base of transistor 10, and with one of the terminals of resistor 13. The other terminal of resistor 13 is connected to the common terminal of resistor 11 and the output of the logical element y.
На фиг. 1 часть схемы на транзисторах 10 и 12 является триггером на транзисторах противоположного типа проводимости, а часть схемы на транзисторах 5, 8 представляет собой переключатель тока. Резисторы 4 и 7 входят и в состав переключателя тока, и в состав триггера на транзисторах противоположного типа проводимости. На фиг. 1 также приведен пунктирными линиями резистор RH, условно отображающий внешнюю нагрузку логического элемента.In fig. 1 part of the circuit on transistors 10 and 12 is a trigger on transistors of the opposite type of conductivity, and part of the circuit on transistors 5, 8 is a current switch. Resistors 4 and 7 are included both in the current switch and in the trigger on transistors of the opposite conductivity type. In fig. 1 also shows the resistor R H in dotted lines, which conventionally displays the external load of the logic element.
Триггерный логический элемент И работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень - уровень логического нуля соответствует значениям напряжения в районе нуля или ближе к нулю, высокий уровень - уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырех вольт).The AND trigger gate works as follows. Digital electronics uses low and high level electrical input and output signals. Low level - the level of logical zero corresponds to voltage values in the region of zero or closer to zero, high level - the level of logical one corresponds to voltage values in the region of several volts (often in the region of four volts).
Триггер на транзисторах 10, 12 противоположного типа проводимости имеет два состояния равновесия. В первом (условно) состоянии оба транзистора закрыты и не проводят электрический ток. Тогда, в том числе на резисторах 4 и 13, нулевые значения напряжения. Они прикладываются к базам транзисторов 10, 12 меньше пороговых напряжений этих транзисторов по абсолютной величине и в итоге поддерживают эти транзисторы в закрытом состоянии. Во втором (условно) состоянии транзисторы 10 и 12 открыты, их электрические токи создают напряжения, в том числе и на резисторах 4 и 13 по абсолютной величине и по значениям больше пороговых напряжений транзисторов и поддерживают транзисторы 10, 12 в открытом состоянии. Триггер на транзисторах противоположного типа проводимости, как и другие распространенные триггеры, переходить из первого состояния во второе и наоборот, когда управляющие входные напряжения по своим значениям превышают значения напряжений соответствующих порогов срабатывания триггера.The trigger on transistors 10, 12 of opposite conductivity type has two equilibrium states. In the first (conditionally) state, both transistors are closed and do not conduct electric current. Then, including resistors 4 and 13, the voltage values are zero. They are applied to the bases of transistors 10, 12 less than the threshold voltages of these transistors in absolute value and ultimately maintain these transistors in the closed state. In the second (conditionally) state, transistors 10 and 12 are open, their electric currents create voltages, including on resistors 4 and 13 in absolute value and in values greater than the threshold voltages of the transistors and maintain transistors 10, 12 in the open state. A trigger on transistors of the opposite conductivity type, like other common triggers, transitions from the first state to the second and vice versa when the control input voltages exceed the voltage values of the corresponding trigger thresholds.
Работа логического элемента И отражается таблицей истинности (фиг. 2), где x1 и х2 - условное отображение входных сигналов, у - условное отображение сигнала на выходе логического элемента и N - номер строки по порядку. В соответствии со строками 1-3 таблицы истинности на один или оба входа х1 и х2 логического элемента поступает напряжение уровня логического нуля. Тогда один или оба базо-эмиттерных р-n перехода транзистора 3 открыты и на них весьма малое значение напряжения, как на диодах в проводящем электрический ток состоянии. Базо-коллекторный р-n переход транзистора 3 тоже открыт, в итоге на базе транзистора 5 низкий уровень напряжения. За счет соответствующего значения напряжения источника 9 опорного напряжения обеспечивается требующееся значение силы электрического тока через транзистор 8. Этот ток создает на резисторе 6 напряжение, которое плюсом приложено к эмиттеру транзистора 5. Значением напряжения на резисторе 6 обеспечивается значение разности напряжений между базой и эмиттером транзистора 5 в районе порогового напряжения или близкое к нему значение. Тогда имеется малое значение силы коллекторного тока этого транзистора и малое напряжение на резисторе 4. Это малое напряжение не может обеспечить второе состояние триггера и включено между базой р-n-р транзистора 12 и через резистор 7 его эмиттером плюсом к эмиттеру и минусом к базе. Значением сопротивления резистора 7 обеспечивается состояние р-n-р транзистора 12 в районе порогового напряжения и тоже первое состояние триггера на транзисторах противоположного типа проводимости с учетом напряжения на резисторе 4, которое, как отмечено выше, имеет малое значение по абсолютной величине. Напряжение на резисторе 7 включено между базой и эмиттером р-n-р транзистора 12 минусом к эмиттеру и полюсом через резистор 4 к базе. Напряжение на резисторах 4 и 7 в базо-эмиттерной цепи транзистора 12 включены встречно и как отмечено ранее, имеют различные значения. Электрические токи транзисторов 10 и 12 триггера на транзисторах противоположного типа проводимости в первом состоянии создают на внешней нагрузке и на выходе у логического элемента напряжение уровня логического нуля (фиг. 2).The operation of the logical element AND is reflected in the truth table (Fig. 2), where x 1 and x 2 are the conditional display of input signals, y is the conditional display of the signal at the output of the logical element and N is the row number in order. In accordance with lines 1-3 of the truth table, one or both inputs x 1 and x 2 of the logic element are supplied with a logic zero level voltage. Then one or both base-emitter p-n junctions of transistor 3 are open and there is a very low voltage value on them, as on diodes in a state conducting electric current. The base-collector pn junction of transistor 3 is also open, resulting in a low voltage level at the base of transistor 5. Due to the corresponding voltage value of the reference voltage source 9, the required value of the electric current through the transistor 8 is provided. This current creates a voltage on the resistor 6, which is applied as a plus to the emitter of the transistor 5. The voltage value on the resistor 6 provides the value of the voltage difference between the base and emitter of the transistor 5 in the region of the threshold voltage or a value close to it. Then there is a small value of the collector current of this transistor and a low voltage on resistor 4. This low voltage cannot provide the second state of the trigger and is connected between the base of pnp transistor 12 and through resistor 7 its emitter plus to the emitter and minus to the base. The value of the resistance of resistor 7 ensures the state of pnp transistor 12 in the region of the threshold voltage and also the first state of the trigger on transistors of the opposite type of conductivity, taking into account the voltage on resistor 4, which, as noted above, has a small value in absolute value. The voltage across resistor 7 is connected between the base and emitter of pnp transistor 12 with the minus to the emitter and the pole through resistor 4 to the base. The voltages across resistors 4 and 7 in the base-emitter circuit of transistor 12 are connected back-to-back and, as noted earlier, have different values. The electric currents of the transistors 10 and 12 of the trigger on transistors of the opposite type of conductivity in the first state create a logical zero level voltage at the external load and at the output of the logic element (Fig. 2).
В соответствии с четвертой строкой таблицы истинности (фиг. 2) на оба входа x1 и х2 логического элемента поступают напряжения уровня логической единицы. Оба базо-эмиттерных перехода транзистора 3 и его базо-коллекторный переход, как и ранее, открыты, тогда на базах транзисторов 3 и 5 высокий уровень напряжения. Это приводит к повышению силы электрического тока транзистора 5 и повышению напряжения на резисторе 4, которое минусом приложено к базе р-n-р транзистора 12 и поддерживает его открытое состояние. Небольшое и недостаточное препятствие этому оказывает напряжение на резисторе 7, которое минусом приложено к эмиттеру транзистора 12. Повышение силы электрического тока транзистора 5 приводит к уменьшению значения напряжения на базо-эмиттерном переходе транзистора 8, уменьшению силы коллекторного тока транзистора 8 и малому значению напряжения на резисторе 7. Это малое напряжение не может закрыть р-n-р транзистор 12, и в итоге оно и напряжение на резисторе 4 обеспечивают открытое состояние транзистора 12 и второе состояние триггера на транзисторах противоположного типа проводимости. Электрические токи транзисторов 10, 12 триггера на транзисторах противоположного типа проводимости во втором состоянии создают на внешней нагрузке и на выходе у логического элемента напряжение уровня логической единицы (фиг. 2).In accordance with the fourth row of the truth table (Fig. 2), both inputs x 1 and x 2 of the logic element receive voltages at the logical unit level. Both base-emitter junctions of transistor 3 and its base-collector junction are open, as before, then there is a high voltage level at the bases of transistors 3 and 5. This leads to an increase in the electric current of the transistor 5 and an increase in the voltage across the resistor 4, which is applied with a minus to the base of the pnp transistor 12 and maintains its open state. A small and insufficient obstacle to this is the voltage on resistor 7, which is applied as a minus to the emitter of transistor 12. An increase in the electric current of transistor 5 leads to a decrease in the voltage value at the base-emitter junction of transistor 8, a decrease in the strength of the collector current of transistor 8 and a low voltage value across the resistor 7. This low voltage cannot close pnp transistor 12, and as a result, it and the voltage on resistor 4 ensure the open state of transistor 12 and the second state of the trigger on transistors of the opposite conductivity type. The electric currents of the transistors 10, 12 of the trigger on transistors of the opposite conductivity type in the second state create a logical unit level voltage at the external load and at the output of the logic element (Fig. 2).
Приведенные прототип и триггерный логический элемент И относятся к ЭСЛ-элементам (ЭСЛ - эмиттерно-связанная логика). Известно, что ЭСЛ-элементы имеют повышенное быстродействие [например, Гольденберг Л.М. Импульсные устройства. - М.: Радио и связь, 1981, стр. 57, раздел «Динмамические характеристики», абзацы 1, 2, …6].The given prototype and trigger logic element AND belong to ESL elements (ESL - emitter-coupled logic). It is known that ESL elements have increased performance [for example, Goldenberg L.M. Pulse devices. - M.: Radio and Communications, 1981, p. 57, section “Dynamic characteristics”, paragraphs 1, 2, ...6].
Таким образом, в триггерном логическом элементе И сила электрического тока внешней нагрузки равна сумме силы токов двух транзисторов 10, 12, что повышает нагрузочную способность этого логического элемента. В прототипе электрический ток нагрузки формирует только один из транзисторов.Thus, in the trigger logic element AND, the electric current of the external load is equal to the sum of the currents of two transistors 10, 12, which increases the load capacity of this logic element. In the prototype, the electric load current is generated by only one of the transistors.
Claims (1)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2802370C1 true RU2802370C1 (en) | 2023-08-28 |
Family
ID=
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1734195A1 (en) * | 1990-03-11 | 1992-05-15 | Институт Проблем Кибернетики Ан Ссср | High-speed d flip-flop |
| EP0507471A2 (en) * | 1991-04-01 | 1992-10-07 | Tektronix Inc. | Timer circuit including an analog ramp generator and a CMOS counter |
| EP1383240A2 (en) * | 2002-07-18 | 2004-01-21 | Northrop Grumman Corporation | Ultra high speed flip-flop |
| RU2727613C1 (en) * | 2020-02-03 | 2020-07-22 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) | Triggering and/nand logic element |
| RU2728954C1 (en) * | 2019-11-15 | 2020-08-03 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) | Trigger logic element and |
| RU2760464C1 (en) * | 2021-04-28 | 2021-11-25 | Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет» | Trigger logic element and-not |
| CN113922658A (en) * | 2021-10-12 | 2022-01-11 | 珠海格力电器股份有限公司 | Drive signal processing device and motor system |
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1734195A1 (en) * | 1990-03-11 | 1992-05-15 | Институт Проблем Кибернетики Ан Ссср | High-speed d flip-flop |
| EP0507471A2 (en) * | 1991-04-01 | 1992-10-07 | Tektronix Inc. | Timer circuit including an analog ramp generator and a CMOS counter |
| EP1383240A2 (en) * | 2002-07-18 | 2004-01-21 | Northrop Grumman Corporation | Ultra high speed flip-flop |
| RU2728954C1 (en) * | 2019-11-15 | 2020-08-03 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) | Trigger logic element and |
| RU2727613C1 (en) * | 2020-02-03 | 2020-07-22 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) | Triggering and/nand logic element |
| RU2760464C1 (en) * | 2021-04-28 | 2021-11-25 | Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет» | Trigger logic element and-not |
| CN113922658A (en) * | 2021-10-12 | 2022-01-11 | 珠海格力电器股份有限公司 | Drive signal processing device and motor system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2726853C1 (en) | Trigger logic element or/nor | |
| GB1358193A (en) | Integrated control circuit | |
| US3316423A (en) | Amplifying apparatus providing two output states | |
| US3539824A (en) | Current-mode data selector | |
| RU2710962C1 (en) | Trigger logic element or | |
| RU2710937C1 (en) | Triggering logic element nor | |
| RU2694151C1 (en) | Triggering logic element nand | |
| RU2700195C1 (en) | Trigger adder modulo two | |
| RU2689198C1 (en) | Triggering asynchronous d-trigger | |
| RU2802370C1 (en) | Trigger logic element and | |
| JPH0666678B2 (en) | ECL circuit | |
| RU2693297C1 (en) | Triggered asynchronous rs flip-flop | |
| RU2728954C1 (en) | Trigger logic element and | |
| RU2727613C1 (en) | Triggering and/nand logic element | |
| RU2760464C1 (en) | Trigger logic element and-not | |
| RU2792973C1 (en) | Trigger logic element and-not/or-not | |
| US4801825A (en) | Three level state logic circuit having improved high voltage to high output impedance transition | |
| RU2760206C1 (en) | Trigger logic element is not/or/and/or-not/and-not | |
| US4446385A (en) | Voltage comparator with a wide common mode input voltage range | |
| RU2721386C1 (en) | Trigger two-stage rs flip-flop | |
| RU2789166C1 (en) | And/and-not trigger logic element | |
| RU2745398C1 (en) | Trigger logic gate and/or | |
| RU2783403C1 (en) | Trigger gate and-not/or-not | |
| WO1992002985A1 (en) | Three terminal non-inverting transistor switch | |
| RU2710845C1 (en) | Trigger logic element not |