RU1784965C - Устройство дл сравнени двоичных кодов - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике, может быть использовано в модул х обмена с периферийными устройствами и в контрольно-проверочной аппаратуре при анализе достоверности передачи информации с последующей ее коррекцией. Цель изобретени  - сокращение времени настройки устройства на различные длительности сравниваемых кодов Устройство дл  сравнени  двоичных кодов содержит элемент исключающее ИЛИ-НЕ, два двоичных счетчика, дешифратор , два элемента ИЛИ-НЕ, элемент задержки , восемь элементов И, два элемента ИЛИ, сумматор, элемент сравнени , регистр Устройство позвол ет без дополнительного монтажа схемы настроить его на длительность сравнйвае ых кодов, а также производить перенастройку схемы во врем  работы устройства по сигналам сброса 1 ил. сл

Description

Изобретение относитс  к автоматике и вычислительной технике, может быть использовано в модул х обмена с периферийными устройствами и в контрольно-проверочной аппаратуре при анализе достоверности передачи информации с последующей ее коррекцией.

Известно устройство поразр дного сравнени  двоичных чисел, содержащее блок сравнени , включающий IK-тригге- ры, элементы ИЛИ, НЕ и блок формировани  результатов сравнени  на элементе ИЛИ-НЕ 1.

Недостатком устройства  вл етс  то, что оно не обеспечивает непрерывную проверку всех битоп кодовой информации, так как при первом же неравенстве схема блокируетс  и требует дл  продолжени  работы

обнулени , кроме того, нарушаетс  достоверность информации при сравнении сдвинутых между собой во времени кодов больше чем на половину импульса битовой единицы, так как узлом сравнени  вырабатываютс  ложные сигналы неравенства Устройство неработоспособно при асинхронном приеме сравниваемой расфа- зированной информации по отношению к импульсной синхронизации.

Наиболее близким к изобретению по технической сущности  вл етс  устройство дл  сравнени  двоичных чисел 2, содержащее блок сравнени , включающий элемент НЕ и блок формировани  результатов сравнени , включающий первый элемент ИЛИ- НЕ. причем информационные входы блока сравнени  соединены с шинами первого и

VJ 00 4 О О СЛ

второго сравниваемых кодов, вход синхронизации блока сравнени  подключен к шине синхронизации устройства, выходы блока формировани  результатов сравне- ни  подключены к выходным шинам Боль- ше и Меньше устройства, входы первого элемента ИЛИ-НЕ соединены соответственно с первым и вторым входами блока формировани  результатов сравнени , а - с его первым выходом, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, двоичный счетчик , дешифратор, блок формировани  результатов сравнени  - второй элемент ИЛИ-НЕ, причем информационные входы блока сравнени  соединены с входами эле- мента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, выход которого подключен ко входу установки в ноль двоичного счетчика, счетный вход ко- торого соединен с входом синхронизации блока сравнени , выходы двоичного счетчи- ка подключены к соответствующим входам дешифратора, выход которого  вл етс  выходом блока сравнени , соединен с шиной Равно устройства, с первым входом блока сравнени  и с первыми входами первого и второго элементов ИЛИ-НЕ блока формировани  результатов сравнени , вторые входы которых подключены соответственно ко второму и третьему входам блока формировани  результатов сравнени  и к шинам первого и второго сравниваемых кодов, а выходы - соответственно к первому и второму выходам блока формировани  результатов сравнени  и к шинам Меньше и Больше устройства.

Недостатком устройства  вл етс  то. что оно настроено на одну длительность сравниваемых кодов, а также невозможность перестройки его в процессе работы, что сужает его функциональные возможно- сти.

Целью изобретени   вл етс  расширение функциональных возможностей за счет автоматической настройки устройства на длительность сравниваемых кодов по сиг- налам с блока сброса.

Поставленна  цель достигаетс  тем. что в устройство дл  сравнени  двоичных кодов , содержащее элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, первый двоичный счетчик, дешифратор, два элемента ИЛИ-НЕ, первые входы которых соединены соответственно с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ и входами первого и второго сравниваемых чисел устрой- ства, выходы разр дов первого двоичного счетчика соединены с соответствующими входами дешифратора, введены элемент сравнени , элемент задержки,два элемента НЕ, восемь элементов И, два элемента ИЛИ,

второй двоичный счетчик, выходы которого соединены с входами первых групп соответствующих разр дов сумматора и элемента сравнени , входы второй группы которого соединены с соответствующими выходами регистра, входы которого соединены с соответствующими выходами сумматора, входы второй группы которого соединены с входом .логической единицы устройства, вход записи регистра соединен с выходом первого элемента И и входом элемента задержки, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с R-входом второго двоичного счетчика , счетный вход которого соединен с выходом второго элемента ИЛИ, входы которого соединены с выходами второго и третьего элементов И, первые входы которых соединены с синхровходом устройства, вторые входы второго, первого и третьего элементов И соединены с первым, вторым и третьим выходами дешифратора соответственно , третий вход второго элемента И, первый вход первого элемента И и счетный вход первого двоичного счетчика соединены с выходом четвертого элемента И, первый вход которого объединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, а второй вход через первый элемент НЕ соединен с третьим входом дешифратора и первыми входами п того, шестого, седьмого и восьмого элементов И, вторые входы седьмого, шестого и восьмого элементов И соединены соответственно с выходами первого и второго элементов ИЛИ-НЕ и через второй элемент НЕ с выходом элемента сравнени , вторые входы первого и второго элементов ИЛИ-НЕ соединены с выходом второго элемента НЕ, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ соединен с вторым входом п того элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, третий вход которого соединен с R-входом первого двоичного счетчика и входом сброса устройства, а выходы седьмого, восьмого, шестого элементов И  вл ютс  выходами устройства.

На фиг. 1 изображена электрическа  функциональна  схема устройства.

Устройство содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 1. первый двоичный счетчик 2, дешифратор 3, два элемента ИЛИ-НЕ 7, 8, элемент задержки 10, два элемента НЕ 10, 11, восемь элементов И 13-20, два элемента ИЛИ 21, 22, второй двоичный счетчик 23, сумматор 24, элемент сравнени  25, регистр 26,

Первые входы первого 7, второго 8 элементов ИЛИ-НЕ соединены соответственно с первым вторым входами элемента 1

ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ и  вл ющихс  первым 27 и вторым 28 входами устройства, выходы двоичного счетчика 2 соединены с соответствующими входами дешифратора 3, выходы второго двоичного счетчика 23 . соединены с первыми входами соответствующих разр дов Ъумматора 24 и с входами первой группы элемента сравнени  25, втора  группа входов которого соединена с соответствующими выходами регистра 26, входы регистра 26 соединены с соответствующими выходами сумматора 24, вторые входы всех разр дов которого соединены с плюсом питани , записывающий вход регистра 26 соединен с выходом первого элемента И 16, и входом элемента задержки 10. выход которого соединен с первым входом первого элемента ИЛИ 21, выход первого элемента ИЛИ 21 соединен с R-входом второго двоичного счетчика 23, счетный вход которого соединен с выходом второго элемента ИЛИ 22, входы которого соединены с выходами второго 15 и третьего 17 элементов И, первые входы которых соединены с синхровходом устройства, вторые же входы второго 15, первого 16 и третьего 17 элементов И соединены с первым, вторым и третьим выходами дешифратора 3 соответственно, входы: третий второго элемента И, первый первого элемента И и счетный вход первого двоичного счетчика соединены с выходом четвертого элемента И, первый вход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ- НЕ 1, а второй вход через первый элемент НЕ соединен с третьим выходом дешифратора 3-й вторым входом третьего и первыми входами п того, шестого, седьмого, восьмого элементов И, вторые же входы седьмого и шестого элементов И соединены соответственно с выходами второго, первого элементов ИЛИ-НЕ и, через второй элемент НЕ, с выходом элемента сравнени , вторые входы первого, второго элементов ИЛИ-НЕ соединены с выходом второго элемента НЕ, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 1 соединен с вторым входом п того элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, третий вход которого соединен с R-входом первого двоичного счетчика 2 и входом сброса устройства , а выходы седьмого, восьмого, шестого элементов И  вл ютс  выходами устройства .

Устройство дл  сравнени  двоичных кодов работает следующим образом.

При включении питани  первый 2 и второй 23 счетчики обнул ютс . Соответственно на выходах дешифратора 3 тоже 0 . Единичное состо ние первого выхода дешифратора 3 соответствует состо нию второго , первого выходов первого счетчика 2 - ( Q1). соответственно единичное состо ние второго выхода дешифратора 3 - (10 ) и 5. третьего-(11). Поэтому в начальный момент третий выход дешифратора 3 находитс  в нулевом состо нии и запирает третий, шестой , седьмой, восьмой элементы И и через элемент НЕ 10 отпирает четвертый элемент

0 И. Со входа 10 поступает первый импульс на счетный вход счетчика 2, через четвертый элемент И, и по заднему фронту этого импульса на первом выходе первого счетчика 2 по вл етс  единица. Первый выход де5 шифратора 3 переходит в единичное состо ние , и открывает второй элемент И 15, но синхроимпульсы еще не попадают на счетный вход второго счетчика 23 через схему ИЛИ 21 т.к. второй элемент И 15 заперт

0 нулевым сигналом со входа 27 через четвертый элемент И.

Первый импульс со входа 27 также поступает на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 1, при поступлении сигнала со вхо5 да 28. на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 1 по вл етс  единица, но она не попадает на R-вход второго счетчика 23, через п тый элемент И и ИЛИ 21, т.к. п тый элемент И закрыт нулем, поступающим с

0 третьего выхода дешифратора 3. Когда поступает второй импульс со входа 27 на второй элемент И 15, через четвертый и второй элемент ИЛИ второй счетчик 23 считает син - хроимпульсы до тех пор, пока не приходит

5 задний фронт второго импульса со входа 27, который переводит первый счетчик 2 в состо ние (10) и на первом выходе дешифратора 3 по вл етс  нуль, запирающий второй элемент И 15.

0 В этот же момент по вл етс  единица на втором выходе дешифратора 15, котора  открывает первый элемент И, и по переднему фронту третьего импульса со входа 27 на выходе первого элемента И по вл етс  еди5 ница. Происходит запись на регистр 26 содержимого второго счетчика 23 минус единица, Единица вычитаетс  сумматором

24. Вычитание единицы производитс  д а того,чтобы интервал времени, насчитанный

0 вторым счетчиком 23, был не больше длительности импульса, поступающего со входа 27. Дл  увеличени  точности измерени  длительности импульса, поступающего со входа 27, можно увеличить частоту синхро5 импульсов.

Единичный сигнал с выхода первого элемента И также поступает на R-вход второго счетчика 23, через элемент задержки 10 и элемент ИЛИ 21 и обнул ет второй счетчик 23. Врем  задержки выбираетс  достаточное , чтобы вначале произошла запись на регистр 26, а потом сброс второго счетчика 23.

По заднему фронту третьего импульса со входа 27 на выходах первого счетчика 2 устанавливаетс  состо ние (11), а выходы дешифратора 3 соответственно: первый выход остаетс  нулевым, второй переходит в нулевое состо ние, и третий - в единичное.

Четвертый элемент И запираетс  через элемент НЕ единицей с третьего выхода дешифратора 3, а второй, п тый, шестой, седьмой , восьмой элементы И открываютс ,

Схема вышла на режим сравнени  кодов поступающих сигналов. Очередные импульсы на входе б не поступают на первый счетчик 2, т.к. четвертый элемент И заперт, и не измен ет его состо ни , соответственно , не измен етс  состо ние на третьем выходе дешифратора.

При поступлении на входы 27 и 28 устройства сравниваемых кодов они попадают на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ- НЕ 1. Если сравниваемые коды в фазе по отношению друг к другу, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ присутствует единичный сигнал, который через элементы И 14 и ИЛИ 21 обнул ют второй счетчик 23 и запрещают счет синхроимпульсов , при этом на выходе элемента сравнени  25 будет нуль, на выходе второго элемента НЕ будет единица, котора  попадает на выход восьмого элемента И, На выходах 5 и 6 будут нули.

При поступлении на входы 27, 28 устройства сравниваемых кодов, сдвинутых между собой по фазе, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 1 в моменты несовпадени  значений уровней на входах 27, 28 присутствует нуль, а в момент совпадени  - единица.

Второй счетчик 23 считает синхроимпульсы при нуле на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 1 и сбрасываетс  при единице.

Г1ри отсутствии одного из сравниваемых кодов второй счетчик 23 успевает до сброса набрать число, равное или большее числа, записанного в триггере 26. В этом случае на выходе схемы сравнени  8 по вл етс  единица, э на выходе второго элемента НЕ 11 нуль. На втором выходе 5 устройства пошл етс  сигнал несравнени  (нуль). При отсутствии кода на выходе 27 по вл етс  единица на выходе 4 устройства .

При отсутствии сигнала 7 по вл етс  единица на выходе 6 устройства.

Таким образом, введение элемента задержки , двух элементов НЕ. восьми элементов И, двух элементов ИЛИ, второго двоичного счетчика, сумматора, элемента сравнени , регистра позволило сократить врем  настройки устройства на различные длительности сравниваемых кодов. Автоматическа  настройка позвол ет использовать устройство без переделок дл  различных длительностей сравниваемых кодов, а также перестраивать устройство в процессе ра0 боты по установке двоичных счетчиков в нулевое состо ние.

Claims (1)

1. Формула изобретени  Устройство дл  сравнени  двоичных кодов , содержащее элемент ИСКЛЮЧАГО5 ЩЕЕ ИЛИ-НЕ, первый двоичный счетчик, дешифратор, два элемента ИЛИ-НЕ, первые входы которых соединены соответственно с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ и входами пер0 вого и второго сравниваемых чисел устройства , выходы разр дов первого двоичного счетчика соединены с соответствующими входами дешифратора, отличающее - с   тем. что, с целью сокращени  времени

   5 настройки устройства на различные дли- тельности сравниваемых кодов, в него введены элемент сравнени , элемент задержки, два элемента НЕ, восемь элементов И, два элемента ИЛИ, второй двоичный

   0 счетчик, выходы которого соединены с входами первых групп соответствующих разр дов сумматора и элемента сравнени , входы второй группы которого соединены с соответствующими выходами регистра, входы

   5 которого соединены с соответствующими выходами сумматора, входы второй группы которого соединены с входом логической единицы устройства, вход записи регистра соединен с выходом первого элемента И и

   0 входом элемента задержки, выход которого соединен с первым входом первого элемента ИЛИ. выход которого соединен с R-вхо- дом второго двоичного счетчика, счетный вход которого соединен с выходом второго

   5 элемента ИЛИ, входы которого соединены с выходами второго и третьего элементов И, первые входы которых соединены с синх- ровходом устройства, вторые входы второго , первого и третьего элементов И

   0 соединены с первым, вторым и третьим выходами дешифратора соответственно, тре- тий вход второго элемента И, второй вход первого элемента И и счетный вход первого двоичного счетчика соединены с выходом

   5 четвертого элемента И, первый вход которого объединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, а второй вход через первый элемент НЕ соединен с третьим выходом дешифратора и первыми входами п того, шестого, седьмого и восьмого

   элементов И, вторые входы седьмого, шестого и восьмого элементов И соединены соответственно с выходами первого и второго элементов ,ИЛ И-НЕ и через второй элемент НЕ -с выходом элемента сравнени , вторые входы первого и второго элементов ИЛИ- НЕ соединены с выходом второго элемента

   НЕ. выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ соединен с вторым входом п того элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, третий вход которого соединен с R-входом первого двоичного счетчика и входом сброса устройства .