PL116347B1 - Screen monitor control unit - Google Patents

Screen monitor control unit Download PDF

Info

Publication number
PL116347B1
PL116347B1 PL21301179A PL21301179A PL116347B1 PL 116347 B1 PL116347 B1 PL 116347B1 PL 21301179 A PL21301179 A PL 21301179A PL 21301179 A PL21301179 A PL 21301179A PL 116347 B1 PL116347 B1 PL 116347B1
Authority
PL
Poland
Prior art keywords
control unit
line buffer
screen monitor
computer
generator
Prior art date
Application number
PL21301179A
Other languages
English (en)
Other versions
PL213011A2 (pl
Inventor
Marek T Jankowski
Original Assignee
Inst Tech Elektronowej
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Tech Elektronowej filed Critical Inst Tech Elektronowej
Priority to PL21301179A priority Critical patent/PL116347B1/pl
Publication of PL213011A2 publication Critical patent/PL213011A2/xx
Publication of PL116347B1 publication Critical patent/PL116347B1/pl

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

Przedmiotem wynalazku jest jednostka sterujaca monitora ekranowego, która zapewnia realizacje wyswietlania obrazu na ekranie monitora zgodnie z mapa obrazu utworzona na zasadzie kompresji i znajdujaca sie w komputerach, a zwlaszcza w pa¬ mieciach RAM. Mapa ta wedlug polskiego zglo¬ szenia patentowego nr P.208754 zawiera liniowo od¬ wzorowane znaczace fragmenty obrazu oraz infor¬ macje o rozmiarach obszarów pustych.Jednostka sterujaca monitora ekranowego stoso¬ wana do bezposredniej transmisji danych pomiedzy pamiecia komputera, a monitorem ekranowym^Tea- lizuje tak zwana transmisje na zasadzie DMA.W znanych dotychczas rozwiazaniach jednostka sterujaca monitora ekranowego jest wyposazana w standardowy kontroler DMA oraz standardowy kontroler sygnalów wizyjnych zawierajacy genera¬ tor sygnalów taktujacych oraz bufor linii. Taka jednostka sluzy do wyswietlania mapy obrazu o od¬ wzorowaniu liniowym i nie nadaje sie do odtwa¬ rzania mapy wedlug zgloszenia P. 208754, utworzo¬ nej na zasadzie kompresji. Stosowanie w niej stan¬ dardowych modulów powoduje dublowanie pew¬ nych fragmentów sprzetu obu modulów.Ponadto standardowy kontroler DMA z racji swojego uniwersalnego zastosowania czesto jest zbyt wolny.Jedonstka sterujaca monitora ekranowego we¬ dlug wynalazku ma generator sygnalów taktuja- 10 15 20 cych polaczony z buforem linii bezposrednio i po¬ przez blok sterowania. Do monitora ekranowego podlaczane sa równolegle generator sygnalów tak¬ tujacych i bufor linii jednostki sterujacej. Do szyn systemowych komputera jednostka sterujaca jest podlaczana nastepujaco: równolegle generator i blok sterowania do szyny sterowania, bufor linii poprzez blok sterowania do szyny danych i blok sterowania do szyny adresowej komputera.Blok sterowania jednostki sterujacej zawiera licz¬ nik adresów oraz uklad decyzyjny dekompresji Zaleta jednostki sterujacej wedlug wynalazku jest zapewnienie wyswietlania obrazu w oparciu o skomprymowana mape obrazu, przy zachowaniu mozliwosci wyswietlania mapy obrazu o odwzoro¬ waniu liniowym, a przy tym oszczednosc sprzetu wynikajaca ze wspólnej realizacji wiekszosci funk¬ cji sterowania oraz wspólnej synchronizacji dla transmisji DMA i dla samego procesu wyswie¬ tlania.Wynalazek jest objasniony na przykladzie wyko¬ nania uwidocznionym na rysunku, który przedsta¬ wia schemat blokowy jednostki sterujacej monitora ekranowego.Jednostka sterujaca zawiera generator sygnalów taktujacych 1 polaczony z buforem linii 3 bezpo¬ srednio i poprzez blok sterowania 2.Jednostka sterujaca jest • podlaczona do wejsc 116 347116 347 monitora ekranowego oraz do standardowych szyn systemowych komputera.Do wejsc monitora ekranowego sa podlaczone równolegle generator sygnalów taktujacych 1 i bu¬ for linii 3.Do szyny sterowania S komputera równolegle sa podlaczone generator sygnalów taktujacych 1 i blok sterowania 2, do szyny adresowej A — blok stero¬ wania 2. Bufor linii 3 poprzez blok sterowania 2 równiez jest podlaczony do szyny danych D kom¬ putera.Generator sygnalów taktujacych 1, pracujacy synchronicznie z zegarem komputera, okresla usy¬ tuowanie w czasie sygnalów sterujacych transmisja DMA oraz impulsów synchronizacji odchylania plamki, linii i pola na ekranie monitora. Pelny okres pracy generatora jest równy okresowi pola na ekranie, na przyklad 20 ms wedlug standardów obowiazujacych w Polsce.Na poczatku okresu linii, w czasie wygaszania powrotu plamki, ma miejsce kontrolowana przez blok 2 transmisja DMA bajtów odpowiadajacych jednej linii.Stosownie do tego, czy aktualnie odczytywane slowo stanowi znaczacy fragment wyswietlanego obrazu, czy tez informacje o ilosci bajtów pustych, do bufora linii 3 jest wpisywana odpowiednio albo zawartosc tego slowa albo odtworzona przez blok sterowania ilosc bajtów pustych. Blok sterowania zawiera licznik adresów i uklad decyzyjny dekom¬ presji odtwarzajacy fragmenty mapy obrazu utwo¬ rzonej na- zasadzie kompresji. Zawartosc licznika adresów w trakcie dekompresji jest modyfikowana tylko w przypadku wpisywania zawartosci slowa.Bufor linii 3 jest zbudowany z rejestrów szere- 5 gowo-równoleglych, pracujacych równolegle w trak¬ cie transmisji DMA i pracujacych szeregowo w wy¬ cinkach czasu okresu linii przeznaczonych do wla¬ sciwego wyswietlania wysterowujac wejscie wizyjne monitora ekranowego sygnalami o parametrach 10 zgodnych z odnosnymi normami, .natomiast gene¬ rator sygnalów traktujacych jest dla monitora ekra¬ nowego zródlem sygnalów synchronizacji.Zastrzezenia patentowe 1. Jednostka sterujaca monitora ekranowego za¬ wierajaca generator sygnalów taktujacych oraz bu¬ for linii, znamienna tym, ze generator sygnalów taktujacych (1) jest polaczony z buforem linii (3) bezposrednio i poprzez blok sterowania (2), przy czym generator (1) i bufor linii (3) sa podlaczone równolegle do wejscia monitora ekranowego, nato¬ miast generator (1) i blok sterowania (3) sa równo- 25 legie podlaczone do szyny sterowania (S) kompu-. tera, bufor linii (3) poprzez blok sterowania (2) jest podlaczony do szyny danych (D) komputera i blok sterowania (2) do szyny adresowej (A) komputera. 2. Jednostka sterujaca wedlug zastrz. 1, znamien- so na tym, ze blok sterowania (2) zawiera licznik adre¬ sów oraz uklad decyzyjny dekompresji. 20 1 s i \ » 4 r 1 A r a i i \ J 1^ Tl 2 1 3 i J ZGK 5, Btm. zam. 9175 — IW egz.Cena 100 z\ PL

Claims (2)

  1. Zastrzezenia patentowe 1. Jednostka sterujaca monitora ekranowego za¬ wierajaca generator sygnalów taktujacych oraz bu¬ for linii, znamienna tym, ze generator sygnalów taktujacych (1) jest polaczony z buforem linii (3) bezposrednio i poprzez blok sterowania (2), przy czym generator (1) i bufor linii (3) sa podlaczone równolegle do wejscia monitora ekranowego, nato¬ miast generator (1) i blok sterowania (3) sa równo- 25 legie podlaczone do szyny sterowania (S) kompu-. tera, bufor linii (3) poprzez blok sterowania (2) jest podlaczony do szyny danych (D) komputera i blok sterowania (2) do szyny adresowej (A) komputera.
  2. 2. Jednostka sterujaca wedlug zastrz. 1, znamien- so na tym, ze blok sterowania (2) zawiera licznik adre¬ sów oraz uklad decyzyjny dekompresji. 20 1 s i \ » 4 r 1 A r a i i \ J 1^ Tl 2 1 3 i J ZGK 5, Btm. zam. 9175 — IW egz. Cena 100 z\ PL
PL21301179A 1979-01-26 1979-01-26 Screen monitor control unit PL116347B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL21301179A PL116347B1 (en) 1979-01-26 1979-01-26 Screen monitor control unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL21301179A PL116347B1 (en) 1979-01-26 1979-01-26 Screen monitor control unit

Publications (2)

Publication Number Publication Date
PL213011A2 PL213011A2 (pl) 1980-02-11
PL116347B1 true PL116347B1 (en) 1981-06-30

Family

ID=19994238

Family Applications (1)

Application Number Title Priority Date Filing Date
PL21301179A PL116347B1 (en) 1979-01-26 1979-01-26 Screen monitor control unit

Country Status (1)

Country Link
PL (1) PL116347B1 (pl)

Also Published As

Publication number Publication date
PL213011A2 (pl) 1980-02-11

Similar Documents

Publication Publication Date Title
EP0303138B1 (en) Method and apparatus for controlling two or more video display devices
JPS5826055B2 (ja) 並列アクセス記憶装置
EP0817061A3 (en) Method for increasing the data storage rate of a computer system
JPS61188582A (ja) マルチウインドウ書込み制御装置
PL116347B1 (en) Screen monitor control unit
KR970008379B1 (en) Method and apparatus for decreasing side blank of wide screen
EP0613115A2 (en) Display data write control device
JPS5472909A (en) Recording method for program passing trace of electronic switchboard
JPS63282870A (ja) メモリユニットのアドレス指定方式
JPH05333805A (ja) ディスプレイ制御装置
JPS62103738A (ja) プログラマブルコントロ−ラ
JPS6122391A (ja) 表示装置の複写制御方式
JP2604153B2 (ja) ビデオゲームマシンにおける画像書換方法
JPS5893097A (ja) 色切換回路
JPS63175885A (ja) Crt表示装置の表示メモリクリア方式
JP2747135B2 (ja) 信号トレース回路
JPS619684A (ja) デフオルト画面表示方式
JPH0120750B2 (pl)
SU1196945A1 (ru) Устройство дл отображени информации
JPS5876881A (ja) キヤラクタ表示装置
JPS6256989A (ja) 表示装置
JPS6141186A (ja) カラ−デ−タ同時書込み装置
JPS60205584A (ja) カラ−グラフイツクデイスプレイ装置
JPS63236083A (ja) 画像表示システム
JPH02194373A (ja) シミュレーション結果の表示方法